一种芯片密封环、电容指纹芯片、模块及系统技术方案

本实用新型专利技术涉及一种芯片密封环、电容指纹芯片、模块及系统。一种芯片密封环，设置在像素矩阵周围，所述芯片密封环与激励信号电位相连接，在指纹检测时，使得所述芯片密封环与所述像素矩阵的像素电极之间形成的寄生电容两端的电位相等。本实用新型专利技术还提供一种电容指纹芯片，将芯片密封环连接到激励电位上，使得芯片密封环与像素电极之间存在的寄生电容两端电压同步变化，不再对输出电压产生影响，避免在电容指纹采集图像中出现黑边现象，有效地改善了采集到的电容指纹图像的质量。

【技术实现步骤摘要】
一种芯片密封环、电容指纹芯片、模块及系统
本技术涉及电容指纹采集
，尤其涉及一种芯片密封环及电容指纹芯片。
技术介绍
电容指纹采集技术，已被广泛应用于各种移动设备中。通常在芯片内部包含M*N的像素阵列的有效区域内进行指纹的采集，其中M是该有效区域的纵向像素数，N是该有效区域的横向像素数，M和N为正整数，取值范围分别为30-200。通过检测指纹谷脊对应的电容(感应电容)，生成象征指纹的灰度图像。图1为现有电容指纹采集原理示意图，图2为现有电容指纹采集的一种读出电路示意图,如图1和2所示，电容指纹的采集基于平行板电容原理，像素阵列中的像素电极作为感应电极，手指作为另一极。由于人体电容较大，手指相当于大地；对于每个像素电极均连接一个读出电路，读出电路的放大器正相输入端输入TX信号(激励信号)，将感应电容转换为电压信号。图3为现有电容指纹采集产生的灰度值变化示意图，如图3所示，在采集电容指纹图像时，能够看到从外到内明显的灰度值变化，给指纹识别算法造成了困扰，而现有技术对最外1～2圈像素(pixel)作为假象(dummy)不进行处理。图4为芯片密封环与像素电极之间产生的寄生电容示意图，图5为现有电容指纹采集中的另一种读出电路示意图，如图4和5所示，为了隔离外部干扰，防潮以及避免芯片在切割时损坏，在芯片最外侧设置有与衬底电位相连接的密封环(sealring)。通常密封环与衬底电位相连接，由于密封环与像素电极之间存在着寄生电容(Cp1、Cp2、Cp3…)，在实际应用中，读出电路的电压输出端会受到不同程度的影响：Vout＝Vtx*Cs/Cf+Vtx*Cp/Cf，其中，Vout为读出电路电压输出，Vtx为芯片TX信号，Cs为感应电容，Cp为密封环与像素之间的寄生电容。可见，密封环与像素电极之间距离越近，寄生电容值越大，会导致图像灰度由外而内呈现梯度变化，最外圈的像素很容易就会产生信号溢出。
技术实现思路
为了解决现有技术存在的不足，本技术的目的在于提供一种芯片密封环及电容指纹芯片，将芯片密封环顶层金属与TX信号电平相连接，使得芯片密封环与像素电极之间存在的寄生电容两端电压同步变化，不再对输出电压产生影响，避免在电容指纹采集图像中出现黑边现象。为实现上述目的，本技术提供的芯片密封环，设置在像素矩阵周围，所述芯片密封环与激励信号电位相连接，在指纹检测时，使得所述芯片密封环与所述像素矩阵的像素电极之间形成的寄生电容两端的电位相等。进一步地，所述芯片密封环，包括，顶层金属及衬底层，其中，所述顶层金属与激励信号电位相连接，所述衬底层接地。进一步地，在所述顶层金属与所述衬底层之间，还包括多个工艺层，所述多个工艺层中的一个与其它工艺层断开。进一步地，所述顶层金属为多层金属叠加而成。更进一步地，所述芯片密封环，包括，内密封环和一个或多个外密封环，其中，所述内密封环还包括，与激励信号电位相连接的顶层金属，以及与地相连接的衬底层；所述一个或多个外密封环,至少包括与地相连接的衬底层。为实现上述目的，本技术还提供一种电容指纹芯片，包括，芯片密封环以及读出电路，其中，所述芯片密封环，为上述的芯片密封环；所述读出电路，其激励信号输入端电平与所述芯片密封环相连接。本技术为实现上述目的，本技术还提供一种电容指纹模块，包括，电容指纹芯片以及通信单元，其中，所述电容指纹芯片采用上述的电容指纹芯片；所述通信单元，将所述电容指纹芯片输出的电压信号发送到外部设备。为实现上述目的，本技术还提供一种电容指纹系统，包括，电容指纹模块以及中央处理器，其中，所述电容指纹模块，其采用上述的电容指纹模块；所述中央处理器与所述电容指纹模块之间进行信息交互。更进一步地，所述电容指纹系统，包括，指纹锁、门禁系统、指纹扫描仪、移动终端、台式终端的一种或多种。本技术的芯片密封环及电容指纹芯片，将芯片密封环连接到TX电位上，使得芯片密封环与像素电极之间存在的寄生电容两端电压同步变化，不再对输出电压产生影响，避免在电容指纹采集图像中出现黑边现象，有效地改善了采集到的电容指纹图像的质量。本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。附图说明附图用来提供对本技术的进一步理解，并且构成说明书的一部分，并与本技术的实施例一起，用于解释本技术，并不构成对本技术的限制。在附图中：图1为现有电容指纹采集原理示意图；图2为现有电容指纹采集中的一种读出电路示意图；图3为现有电容指纹采集产生的灰度值变化示意图；图4为芯片密封环与像素电极之间产生的寄生电容示意图；图5为现有电容指纹采集中的另一种读出电路示意图；图6为根据本技术的实施例1芯片密封环结构示意图；图7为根据本技术的与实施例1芯片密封环对应的读出电路原理框图；图8为根据本技术的实施例2芯片密封环结构示意图；图9为根据本技术的实施例3芯片密封环结构示意图；图10为根据本技术的电容指纹芯片结构示意图；图11为根据本技术的电容指纹识别系统结构示意图；图12为根据本技术的电容指纹系统结构示意图。具体实施方式以下结合附图对本技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本技术，并不用于限定本技术。实施例1图6为根据本技术的实施例1芯片密封环结构示意图，如图6所示，本技术的本技术的芯片密封环，其位于像素矩阵11的周围，包括，顶层金属Mn、衬底层sub，以及多个工艺层，其中，顶层金属Mn，可以为多层金属叠加而成；多个工艺层，位于顶层金属Mn和衬底层sub之间，包括扩散层(diff层)、阱层(well层)等工艺层。顶层金属Mn连接到TX信号电位，衬底层sub接地(GND)，多个工艺层中的一个与其它工艺层为断开状态，防止短路，保证正常工作。其中，TX信号为激励信号。图7为根据本技术的与实施例1芯片密封环对应的读出电路原理框图，如图7所示，本技术的与实施例1芯片密封环对应的读出电路，包括，放大器A及反馈电容Cf，其中，反馈电容Cf连接在放大器A的电压输出端和负向输入端之间，与感应电容Cs、寄生电容Cp构成负反馈电路。芯片密封环10的顶层金属Mn连接到TX信号电位，使芯片密封环10的顶层金属Mn的电位与TX信号电位相同。从而使芯片密封环10与像素矩阵11的像素电极产生的寄生电容Cp两端电压同步变化，不再对输出电压产生影响。读出电路输出端,由于放大器A的虚短路特性，其负向输入端会呈现TX信号，使寄生电容Cp被视为无效：Vout＝Vtx*Cs/Cf+(Vtx-Vx)*Cp/Cf≈Vtx*本文档来自技高网...

【技术保护点】
1.一种芯片密封环，设置在像素矩阵周围，其特征在于，/n所述芯片密封环与激励信号电位相连接，在指纹检测时，使得所述芯片密封环与所述像素矩阵的像素电极之间形成的寄生电容两端的电位相等。/n

【技术特征摘要】
1.一种芯片密封环，设置在像素矩阵周围，其特征在于，
所述芯片密封环与激励信号电位相连接，在指纹检测时，使得所述芯片密封环与所述像素矩阵的像素电极之间形成的寄生电容两端的电位相等。


2.根据权利要求1所述的芯片密封环，其特征在于，所述芯片密封环，包括，顶层金属及衬底层，其中，
所述顶层金属与激励信号电位相连接，所述衬底层接地。


3.根据权利要求2所述的芯片密封环，其特征在于，在所述顶层金属与所述衬底层之间，还包括多个工艺层，所述多个工艺层中的一个与其它工艺层断开。


4.根据权利要求2所述的芯片密封环，其特征在于，所述顶层金属为多层金属叠加而成。


5.根据权利要求1所述的芯片密封环，其特征在于，所述芯片密封环，包括，内密封环和一个或多个外密封环，其中，
所述内密封环，还包括，与激励信号电位相连接的顶层金属，以及与地相连接的衬底层；
所述...

【专利技术属性】
技术研发人员：李伟江，
申请(专利权)人：北京集创北方科技股份有限公司，
类型：新型
国别省市：北京;11