用于耐高电压高速接口的具有低漏电流的电过应力保护制造技术

提供具有低漏电流和低电容的耐高压电过应力保护。在一个实施方案中，半导体管芯包括：信号焊盘、电连接所述信号焊盘的内部电路、电连接隔离节点的电源钳位、和电连接在所述信号焊盘和所述隔离节点之间的一个或多个隔离阻断电压装置。所述一个或多个隔离阻断电压装置可操作以将所述信号焊盘与所述电源钳位的电容隔离。在另外的实施方案中，半导体管芯包括信号焊盘、接地焊盘、高电压/高速电连接所述信号焊盘的内部电路、和在信号焊盘和接地焊盘之间的第一晶闸管和第二晶闸管。

【技术实现步骤摘要】
【国外来华专利技术】用于耐高电压高速接口的具有低漏电流的电过应力保护
本专利技术的实施方案涉及电子系统，更具体地涉及具有低漏电、低电容和/或耐高压电过应力保护。
技术介绍
某些电子系统可受到电过应力事件的影响，或受到电压快速变化和高功率的短时电信号的影响。电过应力事件包括例如由于物体或人向电子系统突然释放电荷而引起的电过应力(EOS)和静电放电(ESD)。电过应力事件可以通过在IC的相对较小区域内产生过压条件和高水平功耗来损坏或破坏集成电路(IC)。高功耗会增加IC温度，并可能导致许多问题，例如栅极氧化物穿通、结损坏、金属损坏和表面电荷积累。
技术实现思路
提供具有低漏电流和低电容的电过应力保护。在某些实施方案中，半导体芯片包括电源钳位，用于在芯片的电接口处保护避免电过应力。电源钳位通过至少一个隔离阻断电压装置与焊盘隔离。通过在焊盘和电源钳位之间插入隔离阻断电压装置，焊盘和电源钳位的电容被屏蔽和/或焊盘处泄漏电流量减少。因此，电接口可以以高速、快速信号和/或低静态功耗运行，同时在存在可损坏半导体芯片的电过应力的情况下保持鲁棒性。本文档来自技高网...

【技术保护点】
1.一种具有低漏电流和耐高压电过应力保护的半导体管芯，该半导体管芯包括：/n信号焊盘；/n电连接所述信号焊盘的内部电路；/n电连接隔离节点的电源钳位；和/n电连接在所述信号焊盘和所述隔离节点之间的一个或多个隔离阻断电压装置，其中所述一个或多个隔离阻断电压装置可操作以将所述信号焊盘与所述电源钳位的电容隔离。/n

【技术特征摘要】
【国外来华专利技术】20190110 US 62/790,822;20190304 US 16/291,3521.一种具有低漏电流和耐高压电过应力保护的半导体管芯，该半导体管芯包括：
信号焊盘；
电连接所述信号焊盘的内部电路；
电连接隔离节点的电源钳位；和
电连接在所述信号焊盘和所述隔离节点之间的一个或多个隔离阻断电压装置，其中所述一个或多个隔离阻断电压装置可操作以将所述信号焊盘与所述电源钳位的电容隔离。


2.权利要求1所述的半导体管芯，其中所述一个或多个隔离阻断电压装置包括至少一个栅控二极管。


3.权利要求2所述的半导体管芯，其中所述至少一个栅控二极管包括半导体区、形成于所述半导体区中的p型有源(P+)阳极区、形成于所述半导体区中的n型有源(N+)阴极区、以及位于所述P+阳极区和所述N+阴极区之间的半导体区上方的金属栅极。


4.权利要求2或权利要求3所述的半导体管芯，其中所述至少一个栅控二极管包括n型阱、在所述n型阱中形成的P+阳极区、在所述n型阱中形成的N+阴极区、位于所述P+阳极区和所述N+阴极区之间的n型阱上方的金属栅极、以及围绕所述n型阱周边的P+环。


5.权利要求2至4中任一项所述的半导体管芯，其中所述至少一个栅控二极管包括p型阱、形成在p型基板中且可操作以将所述p型阱与所述p型基板电隔离的n型槽、在所述p型阱中形成的P+阳极区、在所述p型阱中形成的N+阴极区、以及位于所述P+阳极区和所述N+阴极区之间的p型阱上方的金属栅极。


6.任一前述权利要求所述的半导体管芯，其中所述一个或多个隔离阻断电压装置包括至少两个串联的隔离二极管。


7.任一前述权利要求所述的半导体管芯，还包括参考电压焊盘，其中所述电源钳位电连接在所述隔离节点与所述参考电压焊盘之间。


8.权利要求7所述的半导体管芯，其中所述电源钳位是有源控制的。


9.权利要求8所述的半导体管芯，其中所述电源钳位包括检测电路、偏置电路和钳位，其中所述检测电路响应于检测到所述隔离节点处的电过应力事件而激活检测信号，并且其中所述偏置电路响应于检测信号的激活而导通所述钳位。


10.任一前述权利要求所述的半导体管芯，其中所述信号焊盘是高清晰度多媒体接口(HDMI)的消费电子控制(CEC)焊盘。


11.任一前述权利要求所述的半导体管芯，其中所述电源钳位被配置为响应于增加所述信号焊盘的电压的电过应力而激活，其中所述半导体管芯还包括反向保护电路，电连接到所述信号焊盘并被配置为响应于降低所述信号焊盘的电压的电过应力而激活。


12.权利要求11所述的半导体管芯，其中所述反向保护电路包括二极管或SCR中的至少一个。


13.权利要求11或12所述的半导体管芯，其中所述反向保护电路包括两个或多个串联的栅控二极管。


14.一种用于半导体芯片的电接口，该电接口包括：
信号焊盘；
电连接所述信号焊盘的内部电路；
电连接隔离节点的电源钳位；和
构件，用于将所述信号焊盘与所述电源钳位的电容隔离，用于隔离的构件电连接在所述信号焊盘和所述隔离节点之间。


15.权利要求14所述的电接口，还包括电连接所述信号焊盘的反向保护电路，并且包括两个或多个串联的栅控二极管。


16.权利要求14或15所述的电接口，其中所述信号焊盘是高清晰度多媒体接口(HDMI)的消费电子控制(CEC)焊盘。


17.一种提供低电容和低漏电流的电过应力保护的方法，该方法包括：
在半导体管芯的信号焊盘处接收电过应力事件；
使用与隔离节点电连接的电源钳位放电所述电过应力事件；和
使用插入在所述信号焊盘和所述隔离节点之间的至少一个阻断电压装置使所述信号焊盘与所述电源钳位的电容隔离。

【专利技术属性】
技术研发人员：J·萨尔塞多，S·帕萨萨拉希，E·博世，
申请(专利权)人：亚德诺半导体国际无限责任公司，
类型：发明
国别省市：爱尔兰;IE