层叠型滤波器制造技术

本发明专利技术涉及一种层叠型滤波器。在层叠型滤波器(1)中，在素体(2)内构成有第一LC并联谐振部(RP1)、第二LC并联谐振部(RP2)以及LC电路部，LC电路部在第一端子电极3与第二端子电极4之间的路径上，连接于第一LC并联谐振部(RP1)与第二LC并联谐振部(RP2)之间，在素体(2)内，在构成第一LC并联谐振部(RP1)的第一电感器(Lin1)的导体图案与构成第二LC并联谐振部(RP2)的第二电感器(Lin2)的导体图案之间，未配置构成LC电路部的电感器的导体图案，第一LC并联谐振部(RP1)的第一电感器(Lin1)与第二LC并联谐振部(RP2)的第二电感器(Lin2)磁耦合。

【技术实现步骤摘要】
层叠型滤波器
本专利技术涉及一种层叠型滤波器。
技术介绍
作为现有的层叠型滤波器，例如，已知有专利文献1(日本特开2017-79362号公报)所记载的层叠型滤波器。专利文献1所记载的层叠型滤波器具备素体和配置于素体的安装面的输入端子电极以及输出端子电极。在专利文献1的层叠型滤波器中，在素体内构成有2个LC并联谐振部和连接于2个LC并联谐振部之间的LC串联谐振部。
技术实现思路
本专利技术的一个方面的目的在于提供一种能够实现衰减特性的提高的层叠型滤波器。本专利技术的一个方面所涉及的层叠型滤波器具备：层叠多个绝缘体层而形成的素体；以及配置于素体的外表面的第一端子以及第二端子，在素体内，构成有：第一电感器和第一电容器并联连接而构成的第一LC并联谐振部、第二电感器和第二电容器并联连接而构成的第二LC并联谐振部、以及构成为包含电感器以及电容器的LC电路部，LC电路部在第一端子与第二端子之间的路径上，连接于第一LC并联谐振部与第二LC并联谐振部之间，在素体内，在构成第一LC并联谐振部的第一电感器的导体图案与构成第二LC并联谐振部的第二电感器的导体图案之间，未配置构成LC电路部的电感器的导体图案，第一LC并联谐振部的第一电感器与第二LC并联谐振部的第二电感器磁耦合。在本专利技术的一个方面所涉及的层叠型滤波器中，在素体内，在构成第一LC并联谐振部的第一电感器的导体图案与构成第二LC并联谐振部的第二电感器的导体图案之间，未配置构成LC电路部的电感器的导体图案。这样，在层叠型滤波器中，由于在第一LC并联谐振部与第二LC并联谐振部之间不配置LC电路部的电感器，因此，能够缩短第一LC并联谐振部与第二LC并联谐振部之间的距离。由此，在层叠型滤波器中，能够增强第一电感器与第二电感器的磁耦合。因此，在层叠型滤波器中，能够使第一LC并联谐振部的衰减峰(衰减极)与第二LC并联谐振部的衰减峰的距离分离。因此，在层叠型滤波器中，能够使衰减陡峭。其结果，在层叠型滤波器中，能够实现衰减特性的提高。在一个实施方式中，也可以是，LC电路部构成为包含第一LC串联谐振部以及第二LC串联谐振部，其中，该第一LC串联谐振部由第三电感器和第三电容器串联连接而构成，该第二LC串联谐振部由第四电感器和第四电容器串联连接而构成，在素体内，第一LC串联谐振部和第二LC串联谐振部配置在将第一LC并联谐振部和第二LC并联谐振部夹在其间的位置，并分离地配置于相较于第一LC并联谐振部和第二LC并联谐振部更靠近外侧的位置。在该结构中，与第一LC并联谐振部的第一电感器和第二LC并联谐振部的第二电感器的磁耦合相比，第一LC串联谐振部的第三电感器与第二LC串联谐振部的第四电感器的磁耦合变弱。由此，在层叠型滤波器中，能够实现在频率的窄频带衰减较深的滤波器。因此，在层叠型滤波器中，能够实现衰减特性的提高。在一个实施方式中，第一电感器、第二电感器、第三电感器以及第四电感器分别也可以由导体图案以及通孔导体构成。在一个实施方式中，也可以是具有带通滤波器的多路复用器，该带通滤波器构成为包含第一LC并联谐振部、第二LC并联谐振部以及LC电路部。在该结构中，能够使层叠型滤波器作为多路复用器发挥作用。根据本专利技术的一方面，能够实现衰减特性的提高。附图说明图1是一个实施方式涉及的层叠型滤波器的立体图。图2是层叠型滤波器的分解立体图。图3是层叠型滤波器的等效电路图。图4是示出层叠型滤波器的内部结构的图。图5是示出衰减特性的图。具体实施方式以下，参照附图对本专利技术的优选实施方式进行详细地说明。另外，在附图的说明中，对相同或相当的要素标注相同的附图标记，并省略重复的说明。如图1所示，层叠型滤波器1具备素体2、第一端子电极(第一端子)3、第二端子电极(第二端子)4、第一接地电极5、第二接地电极6、第三接地电极7、以及第四接地电极8。层叠型滤波器1是使特定频带的信号通过，并且使特定频带以外的频带的信号不通过(衰减)的带通滤波器。层叠型滤波器1以第一端子电极3以及第二端子电极4分别与信号线连接并且第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8分别接地的方式安装于电子设备(例如，电路基板或者电子基板等)。素体2呈长方体形状。素体2作为其外表面，具有相互相对的长方形状的第一主面2a以及第二主面2b、相互相对的第一侧面2c以及第二侧面2d、以及相互相对的第一端面(侧面)2e以及第二端面(侧面)2f。素体2的第二主面2b构成与电子设备相对的安装面。第一端面2e与第二端面2f的相对方向、即素体2的长边方向为第一方向D1。第一侧面2c与第二侧面2d的相对方向、即素体2的宽度方向为第二方向D2。第一主面2a与第二主面2b的相对方向为第三方向D3。长方体形状包括角部以及棱线部被倒角的长方体的形状、以及角部以及棱线部被倒圆的长方体的形状。素体2例如长度L为1.6mm、宽度W为0.8mm、高度T为0.7mm左右。如图2所示，素体2由电介质陶瓷(BaTiO3系陶瓷或玻璃陶瓷等)构成。素体2由多个电介质层(绝缘体层)9a～9s的层叠构成。各电介质层9a～9s例如由包含电介质材料(BaTiO3系材料、Ba(Ti,Zr)O3系材料、(Ba,Ca)TiO3系材料、玻璃材料、或氧化铝材料等)的陶瓷生片的烧结体构成。在电介质层9a～9s中，电介质层9a和9s作为保护层配置于素体2的最表层。在实际的素体2中，各电介质层9a～9s被一体化至无法识别层间的边界的程度。素体2的高度方向、即第一主面2a与第二主面2b相对的方向与多个电介质层9a～9s层叠的方向(以下，简称为“层叠方向”)一致。在电介质层9b配置有第一线圈导体(导体图案)10、第二线圈导体11、第三线圈导体12以及第四线圈导体13。第一线圈导体10、第二线圈导体11、第三线圈导体12以及第四线圈导体13包含导电材料(例如，Ag或者Pd等)。第一线圈导体10、第二线圈导体11、第三线圈导体12以及第四线圈导体13构成为包含导电性材料(例如，Ag粉末或者Pd粉末等)的导电性膏的烧结体。以下，线圈导体同样地形成。第一线圈导体10呈大致直线状(大致I字状)。第一线圈导体10在电介质层9b中配置于素体2的第二端面2f侧。第一线圈导体10以该第一线圈导体10的长边方向沿着素体2的第二方向D2的方式配置。第二线圈导体11呈大致直线状。第二线圈导体11配置于电介质层9b的中央部侧。第二线圈导体11以该第二线圈导体11的长边方向沿着素体2的第二方向D2的方式配置。第三线圈导体12呈大致直线状。第三线圈导体12配置于电介质层9b的中央部侧。第三线圈导体12以该第三线圈导体12的长边方向沿着素体2的第二方向D2的方式配置。第四线圈导体13呈大致直线状。第四线圈导体13在电介质层9b中配置于素体2的第一端面2e侧。第四线圈导体13以该第四线圈导体13的长边方向沿着素体2的第二方向D2的方式配置。在电介质层9c配置有第五线圈导体14、第六线圈导体15、第七本文档来自技高网...

【技术保护点】
1.一种层叠型滤波器，其特征在于，/n具备：/n层叠多个绝缘体层而形成的素体；和/n配置于所述素体的外表面的第一端子以及第二端子，/n在所述素体内，构成有：第一电感器和第一电容器并联连接而构成的第一LC并联谐振部、第二电感器和第二电容器并联连接而构成的第二LC并联谐振部、以及构成为包含电感器以及电容器的LC电路部，/n所述LC电路部在所述第一端子与所述第二端子之间的路径上，连接于所述第一LC并联谐振部与所述第二LC并联谐振部之间，/n在所述素体内，在构成所述第一LC并联谐振部的所述第一电感器的导体图案与构成所述第二LC并联谐振部的所述第二电感器的导体图案之间，未配置构成所述LC电路部的所述电感器的导体图案，/n所述第一LC并联谐振部的所述第一电感器与所述第二LC并联谐振部的所述第二电感器磁耦合。/n

【技术特征摘要】
20200217 JP 2020-0245601.一种层叠型滤波器，其特征在于，
具备：
层叠多个绝缘体层而形成的素体；和
配置于所述素体的外表面的第一端子以及第二端子，
在所述素体内，构成有：第一电感器和第一电容器并联连接而构成的第一LC并联谐振部、第二电感器和第二电容器并联连接而构成的第二LC并联谐振部、以及构成为包含电感器以及电容器的LC电路部，
所述LC电路部在所述第一端子与所述第二端子之间的路径上，连接于所述第一LC并联谐振部与所述第二LC并联谐振部之间，
在所述素体内，在构成所述第一LC并联谐振部的所述第一电感器的导体图案与构成所述第二LC并联谐振部的所述第二电感器的导体图案之间，未配置构成所述LC电路部的所述电感器的导体图案，
所述第一LC并联谐振部的所述第一电感器与所述第二LC并联谐振部的所述第二电感器磁耦合。


2.根据权利要求1所...

【专利技术属性】
技术研发人员：佐藤拓也，塚本和宽，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：日本;JP