半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜制造方法及图纸

本发明专利技术所涉及的半导体装置的制造方法包括：准备膜状黏合剂的工序，所述膜状黏合剂用于黏合半导体元件和安装该半导体元件的部件；及在上述部件的表面上层叠膜状黏合剂及半导体元件的状态下，对上述部件的表面压接半导体元件的工序，膜状黏合剂的表面自由能的值E

【技术实现步骤摘要】
【国外来华专利技术】半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜
本专利技术涉及一种半导体装置的制造方法、膜状黏合剂及切割晶粒接合(dicing/die-bonding)一体型膜。
技术介绍
以往，在半导体装置的制造工艺中，在半导体元件与支承部件的接合中主要使用了银糊剂。但是，随着近年来半导体元件的小型化及集成化，由于银糊剂的溢出或半导体元件的倾斜，趋于在导线接合中容易发生不良情况。当代替银糊剂而使用了黏合剂组合物时，存在难以使黏合剂层的厚度充分均匀或在黏合剂层中产生孔隙(空隙)等课题。近年来，在半导体元件与支承部件的接合中逐渐使用膜状的黏合材料。例如，专利文献1公开一种切割晶粒接合兼用片，其由基材、导线埋入层及绝缘层形成。通过在贴合该片的绝缘层和晶圆的状态下实施切割，半导体晶圆及导线埋入层被单片化。通过经由导线埋入层将半导体元件热压接于支承部件，半导体元件与支承部件被接合。作为半导体装置的形态，半导体元件层叠为多级的结构的堆叠MCP(MultiChipPackage：多芯片封装)已经普及。作为堆叠MCP的例子，可以举出导线埋入式半导体封装及芯片埋入式半导体封装(参考专利文献2)。导线埋入式半导体封装的制造中所使用的黏合膜被称为FOW(FilmOverWire：线包裹膜)。作为芯片埋入式半导体封装的制造中所使用的黏合膜，被称为FOD(FilmOverDie：芯片包裹膜)。要求这些黏合膜对导线或半导体元件具有优异的埋入性。以往技术文献专利文献专利文献1：日本特开2007-53240号公报专利文献2：日本特开2014-175459号公报
技术实现思路
专利技术要解决的技术课题随着半导体元件(芯片)的小尺寸化进展，在半导体封装的制造过程的压接工序中，每单位面积的按压力趋于变得过大。由此，有可能发生构成黏合膜的黏合剂组合物从半导体元件溢出的现象(以下，称为“渗出”。)或者黏合膜被过度压扁而导致电故障。尤其，若为了提高芯片埋入式半导体封装的制造中所使用的黏合膜(FOD)的埋入性而改变FOD组成来提高压接工序中的流动性，则渗出变明显。例如，有时溢出的黏合剂组合物上升至半导体元件的上表面，这有可能成为电故障或导线接合不良的原因。本专利技术提供一种能够充分抑制压接工序中的渗出的半导体装置的制造方法。并且，本专利技术提供一种能够适用于该制造方法的膜状黏合剂及切割晶粒接合一体型膜。用于解决技术课题的手段本专利技术所涉及的半导体装置的制造方法包括：准备膜状黏合剂的工序，上述膜状黏合剂用于黏合半导体元件和安装该半导体元件的部件；及在于上述部件的表面上层叠膜状黏合剂及半导体元件的状态下，对上述部件的表面压接半导体元件的工序，膜状黏合剂的表面自由能的值E1(mJ/m2)与部件的表面自由能的值E2(mJ/m2)之差的绝对值在6.0～10.0的范围内。根据上述制造方法，通过E1与E2之差的绝对值为6.0以上，在压接工序中，能够抑制膜状黏合剂对上述部件过度湿润和扩展，由此能够充分抑制渗出。另一方面，通过E1与E2之差的绝对值为10.0以下，即使上述部件具有应埋入的芯片和/或导线，也能够实现优异的埋入性。通过本专利技术的方法，可以制造芯片埋入式半导体封装，也可以制造导线埋入式半导体封装。当制造芯片埋入式半导体封装时，作为上述部件，准备具备基板和安装于基板的表面上的芯片的结构体，并对基板的表面压接半导体元件，以使芯片埋入膜状黏合剂中即可。当制造导线埋入式半导体封装时，作为上述部件，准备具备基板和安装于基板的表面上的导线的结构体，并对基板的表面压接半导体元件，以使导线埋入膜状黏合剂中即可。在本专利技术的制造方法中，可以使用切割晶粒接合一体型膜，该切割晶粒接合一体型膜板包括膜状黏合剂、压敏胶黏剂层及基材膜，且它们以该顺序层叠。即，本专利技术的制造方法可以包括：准备切割晶粒接合一体型膜的工序；贴合切割晶粒接合一体型膜的膜状黏合剂和晶圆的工序；将贴合于膜状黏合剂的状态的晶圆单片化为多个半导体元件的工序；从压敏胶黏剂层拾取层叠体的工序，该层叠体包括通过将膜状黏合剂单片化而形成的黏合剂片和半导体元件；对上述部件压接层叠体的工序；及通过加热处理使黏合剂片固化的工序。本专利技术所涉及的膜状黏合剂由热固性树脂组合物组成，表面自由能的值E1为38～41mJ/m2。通过E1在该范围内，容易使E1与E2之差的绝对值在6.0～10.0的范围内。另外，上述部件的表面自由能的值E2例如为46～48mJ/m2。为了准备具有上述范围的表面自由能的值E1的膜状黏合剂，例如在与构成膜状黏合剂的热固性树脂组合物的组成有关的以下的多个事项中，采用一个或多个事项即可。·将在25℃下为液态的环氧树脂的含有率(热固性树脂组合物中所含的环氧树脂的总质量基准)设为5～10质量％。·热固性树脂组合物含有具有脂环式结构的环氧树脂、固化剂(例如，酚醛树脂)及弹性体(例如，丙烯酸树脂)。·将具有脂环式结构的环氧树脂的含有率(热固性树脂组合物中所含的环氧树脂的总质量基准)设为5～30质量％。·热固性树脂组合物含有无机填料。·热固性树脂组合物含有固化促进剂。上述膜状黏合剂可以与基材膜一同构成黏合膜。即，本专利技术的另一侧面提供一种黏合膜，其具备膜状黏合剂和设置于该膜状黏合剂的一个表面上的基材膜。上述膜状黏合剂可以与压敏胶黏剂层及基材膜一同构成切割晶粒接合一体型膜。即，本专利技术的另一侧面提供一种切割晶粒接合一体型膜，其具备膜状黏合剂、压敏胶黏剂层及基材膜，且它们以该顺序层叠。该切割晶粒接合一体型膜还可以具备以覆盖膜状黏合剂的方式设置的保护膜。专利技术效果根据本专利技术，提供一种能够充分抑制压接工序中的渗出的半导体装置的制造方法。并且，根据本专利技术，提供一种能够适用于该制造方法的膜状黏合剂及切割晶粒接合一体型膜。附图说明图1是示意性地表示半导体封装的一例的剖视图。图2是示意性地表示由黏合剂片和第2半导体元件形成的层叠体的一例的剖视图。图3是示意性地表示制造图1所示的半导体封装的过程的剖视图。图4是示意性地表示制造图1所示的半导体封装的过程的剖视图。图5是示意性地表示制造图1所示的半导体封装的过程的剖视图。图6是示意性地表示制造图1所示的半导体封装的过程的剖视图。图7(a)～图7(e)是示意性地表示制造由黏合剂片和第2半导体元件形成的层叠体的过程的剖视图。具体实施方式以下，参考附图对本专利技术的实施方式进行详细说明。在以下的说明中，对相同或相当部分标注相同符号，并省略重复说明。并且，除非另有特别指定，否则上下左右等位置关系基于附图所示的位置关系。另外，附图的尺寸比率并不限于图示的比率。另外，本说明书中的“(甲基)丙烯酰基”的记载表示“丙烯酰基”及与其对应的“甲基丙烯酰基”。＜半导体封装＞图1是示意性地表示本实施方式所涉及的芯片埋入式半导体封装的剖视图。该图所示的半导体封装100(半导体装置)具备基板1本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其包括：/n准备膜状黏合剂的工序，所述膜状黏合剂用于黏合半导体元件和安装所述半导体元件的部件；及/n在所述部件的表面上层叠所述膜状黏合剂及所述半导体元件的状态下，对所述表面压接所述半导体元件的工序，/n所述膜状黏合剂的表面自由能的值E

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置的制造方法，其包括：
准备膜状黏合剂的工序，所述膜状黏合剂用于黏合半导体元件和安装所述半导体元件的部件；及
在所述部件的表面上层叠所述膜状黏合剂及所述半导体元件的状态下，对所述表面压接所述半导体元件的工序，
所述膜状黏合剂的表面自由能的值E1(mJ/m2)与所述部件的表面自由能的值E2(mJ/m2)之差的绝对值在6.0～10.0的范围内。


2.根据权利要求1所述的制造方法，其中，
所述半导体装置为芯片埋入式半导体封装，
所述部件为具备基板和安装于所述基板的表面上的芯片的结构体，
对所述基板的表面压接所述半导体元件，以使所述芯片埋入所述膜状黏合剂中。


3.根据权利要求1所述的制造方法，其中，
所述半导体装置为导线埋入式半导体封装，
所述部件为具备基板和设置于所述基板的表面上的导线的结构体，
对所述基板的表面压接所述半导体元件，以使所述导线埋入所述膜状黏合剂中。


4.根据权利要求1至3中任一项所述的制造方法，其包括：
准备切割晶粒接合一体型膜的工序，所述切割晶粒接合一体型膜包括所述膜状黏合剂、压敏胶黏剂层及基材膜，且它们以该顺序层叠；
贴合所述切割晶粒接合一体型膜的所述膜状黏合剂和晶圆的工序；
将贴合于所述膜状黏合剂的状态的所述晶圆单片化为多个半导体元件的工序；
从所述压敏胶黏剂层拾取层叠体的工序，所述层叠体包括通过将所述膜状黏合剂单片化而形成的黏合剂片和所述半导体元件；
对所述部件压接所述层叠体的工序；及
通过加热处理使所述黏合剂片固化的工序。


5.一种膜...

【专利技术属性】
技术研发人员：矢羽田达也，桥本慎太郎，中村祐树，舛野大辅，
申请(专利权)人：昭和电工材料株式会社，
类型：发明
国别省市：日本;JP