利用自适应校正子解码器的直接输入冗余方案制造技术

描述用于使用直接输入列冗余方案操作存储器单元的方法、系统及装置。已从数据平面读取数据的装置可用来自存储冗余数据的数据平面的冗余数据来替换来自所述平面中的一个的数据。所述装置随后可将所述冗余数据提供到与存储所述冗余数据的所述数据平面耦合的错误校正电路。所述错误校正电路的输出可用于产生可由校正子解码器解码的校正子位。所述校正子解码器可通过基于待校正的数据的类型选择性地对输入作出反应来指示是否应校正所述数据的位。举例来说，所述校正子解码器可在待校正的所述数据位是常规数据位的情况下对第一组输入作出反应，及在待校正的所述数据位是冗余数据位的情况下对第二组输入作出反应。

【技术实现步骤摘要】
【国外来华专利技术】利用自适应校正子解码器的直接输入冗余方案交叉参考本专利申请主张中井(Nakai)等人在2018年12月6日申请的标题为“利用自适应校正子解码器的直接输入冗余方案(DIRECT-INPUTREDUNDANCYSCHEMEWITHADAPTIVESYNDROMEDECODER)”的第16/212,017号美国专利申请的优先权，所述美国专利申请让渡给本受让人。
技术介绍
下文大体上涉及操作存储器阵列，且更确切地说，涉及一种利用自适应校正子解码器的直接输入冗余方案。存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置具有通常由逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储多于两个状态。为了存取所存储的信息，电子装置的组件可执行读取操作以感测存储器装置中的所存储状态。为了存储信息，电子装置的组件可执行写入操作以将状态编程到存储器装置中。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(randomaccessmemory，RAM)、只读存储器(readonlymemory，ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪存存储器、相变存储器(PCM)等。存储器装置可为易失性的或非易失性的。非易失性存储器(例如，FeRAM、PCM、RRAM)可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是如此。易失性存储器装置(例如，DRAM)除非由外部电源周期性地刷新，否则可能随时间推移而丢失其存储状态。在检索操作期间，存储器装置可读取存储于存储器中的数据位，且对其执行错误校正。在错误校正之前，装置可用替代数据位替换数据位中的一些，所述替代数据位可称为冗余数据位。然而，冗余位的存储器位置与错误校正电路系统之间的数据路径可能会将不必要且成本高的延迟添加到错误校正操作中，这可能增大检索操作的时延，以及其它缺点。附图说明图1说明根据本公开的各种实施例的支持利用专用ECC电路的直接输入冗余方案的实例存储器阵列。图2说明根据本公开的各种实施例的支持利用专用ECC电路的直接输入冗余方案的存储器架构的实例。图3说明根据本公开的各种实施例的支持利用专用ECC电路的直接输入冗余方案的实例汉明矩阵。图4说明根据本公开的各种实施例的支持利用专用ECC电路的直接输入冗余方案的实例ECC模块。图5说明根据本公开的各种实施例的支持利用专用ECC电路的直接输入冗余方案的实例ECC模块。图6说明根据本公开的各种实施例的支持利用专用ECC电路的直接输入冗余方案的实例冗余ECC电路及启用电路系统。图7说明根据本公开的各种实施例的各种实施例的支持利用自适应校正子解码器电路的直接输入冗余方案的实例汉明矩阵。图8说明根据本公开的各种实施例的支持利用自适应校正子解码器电路系统的直接输入冗余方案的实例ECC模块。图9说明根据本公开的各种实施例的支持利用自适应解码器电路系统的直接输入冗余方案的实例冗余ECC电路。图10说明根据本公开的各种实施例的支持利用自适应解码器电路系统的直接输入冗余方案的实例错误校正模块。图11说明根据本公开的各种实施例的支持利用自适应解码器电路系统的直接输入冗余方案的存储器阵列的框图。图12说明根据本公开的各种实施例的支持利用自适应解码器电路系统的直接输入冗余方案的系统。图13及14说明根据本公开的各种实施例的用于利用自适应解码器电路系统的直接输入冗余方案的一或多种方法。具体实施方式存储器装置可通过在检索操作期间对数据位执行错误校正(例如，使用错误校正码(ECC))而增加所存储数据位的可靠性。在一些情况下，存储器装置可通过用替代位替换数据位中的一些来进一步增加可靠性，所述替代位可称为冗余数据位。举例来说，装置可用存储在冗余数据平面处的冗余数据位替换来自在读取操作中涉及的数据平面中的一个的数据位。然而，将冗余数据传送到用于替换的数据平面的错误校正电路系统可增加错误校正操作的时延，所述时延可与冗余数据沿着其行进到错误校正电路系统的数据路径的长度成比例。根据本文中所描述的第一技术，存储器装置可通过将冗余数据位直接输入到专用于冗余数据平面的错误校正电路中来减小数据路径的长度，且因此减小传播延迟。错误校正电路可与自适应启用电路系统耦合，所述自适应启用电路系统可基于由冗余数据替换的数据平面选择性地将错误校正电路的输出传送到其它错误校正组件。举例来说，当冗余数据用于第x个数据平面时，启用电路系统可将错误校正电路的输出传送到错误校正组件的一个组合，但是当冗余数据用于第y个数据平面时，启用电路系统可将错误校正电路的输出传送到错误校正组件的不同组合。因此，即使冗余数据被直接传递到冗余数据平面的错误校正电路(而不是替换的数据平面的错误校正电路)，错误校正组件也可在没有干扰的情况下操作。本文中在存储器系统的上下文中进一步描述第一技术的特征。描述用于将冗余数据直接输入到专用于冗余数据的错误校正电路中的装置及方法的特定实例。参考涉及产生用于包含冗余数据的码字的校正子位的设备图、系统图及流程图进一步说明及描述本公开的这些及其它特征。根据本文中所描述的第二技术，存储器装置可通过将冗余数据位直接输入到专用于冗余数据平面的错误校正电路系统中来减小数据路径的长度，且因此减小传播延迟。用于冗余数据的错误校正电路系统可对促成产生用于所读取数据位的校正子位的冗余数据执行操作。一旦产生校正子位，装置就可使用自适应校正子解码器对校正子位进行解码。校正子解码器可为自适应的，因为其基于正解码的数据的类型(例如，冗余数据与常规数据)选择性地对输入做出反应。举例来说，当正解码的数据为冗余数据时，校正子解码器可对第一组输入做出反应，但可基本上忽略第二组输入。校正子解码器的输出可向位翻转电路指示数据位(例如，常规数据位或冗余数据位)是否不正确且应翻转(例如，反转)。本文中在存储器系统的上下文中进一步描述第二技术的特征。描述用于将冗余数据直接输入到错误校正电路系统中的装置及方法的特定实例。进一步参考涉及自适应校正子解码器的设备图、系统图及流程图来说明及描述本公开的这些及其它特征。图1说明根据本公开的各种实施例的支持利用专用ECC电路的直接输入冗余方案的实例存储器阵列100。存储器阵列100可用于存储数字信息(例如，二进制信息)，且还可称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些情况下，存储器单元105经配置以存储多于两个逻辑状态。存储器单元105可包含具有可编程状态的存储器元件。DRAM或FeRAM架构中的存储器单元105可将表示可编程状态的电荷存储在电容器中；例如，带电荷和不带电荷的电容器可分别表示两个逻辑状态。DRAM架构本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n错误校正码(ECC)电路，其与数据平面耦合且经配置以从所述数据平面接收数据位；/n冗余ECC电路，其与冗余数据平面耦合且经配置以接收对应于由所述数据平面中的至少一个存储的数据的冗余数据；及/n用于所述数据平面中的第一数据平面的校正子解码器电路，所述校正子解码器电路与所述冗余ECC电路及所述ECC电路耦合且经配置以至少部分地基于由所述冗余ECC电路接收的所述冗余数据是否对应于由所述第一数据平面存储的数据来调整其输出。/n

【技术特征摘要】
【国外来华专利技术】20181206 US 16/212,0171.一种设备，其包括：
错误校正码(ECC)电路，其与数据平面耦合且经配置以从所述数据平面接收数据位；
冗余ECC电路，其与冗余数据平面耦合且经配置以接收对应于由所述数据平面中的至少一个存储的数据的冗余数据；及
用于所述数据平面中的第一数据平面的校正子解码器电路，所述校正子解码器电路与所述冗余ECC电路及所述ECC电路耦合且经配置以至少部分地基于由所述冗余ECC电路接收的所述冗余数据是否对应于由所述第一数据平面存储的数据来调整其输出。


2.根据权利要求1所述的设备，其中所述输出至少部分地基于第一组输入及第二组输入，并且其中所述校正子解码器电路经配置以通过经配置以在所述冗余数据对应于由所述第一数据平面存储的数据时使所述第一组输入无效，及在所述冗余数据对应于由除了所述第一数据平面之外的数据平面存储的数据时使所述第二组输入无效来调整其输出。


3.根据权利要求1所述的设备，其中所述校正子解码器电路包括第一逻辑门及第二逻辑门，其可各自经配置以接收基于校正子的输入，所述基于校正子的输入包括校正子位或反转校正子位，或其组合。


4.根据权利要求3所述的设备，其进一步包括：
反相器，其包括与所述校正子解码器电路的所述第一逻辑门耦合的输入及与所述校正子解码器电路的所述第二逻辑门耦合的输出，所述反相器经配置以接收指示所述冗余数据是否对应于由所述第一数据平面存储的数据的信号。


5.根据权利要求3所述的设备，其中当所述冗余数据用于所述第一数据平面时，所述校正子解码器电路经配置以至少部分地基于用于所述第一逻辑门的所述基于校正子的输入及独立于用于所述第二逻辑门的所述基于校正子的输入输出是否将反转位的指示。


6.根据权利要求3所述的设备，其中当所述冗余数据用于除了所述第一数据平面之外的数据平面时，所述校正子解码器电路经配置以至少部分地基于用于所述第二逻辑门的所述基于校正子的输入及独立于用于所述第一逻辑门的所述基于校正子的输入输出是否将反转位的指示。


7.根据权利要求1所述的设备，其进一步包括：
位翻转电路，其与所述校正子解码器电路耦合且经配置以至少部分地基于所述校正子解码器电路的所述输出从所述第一数据平面或所述冗余数据平面反转位。


8.根据权利要求1所述的设备，其中所述冗余ECC电路包括经配置以对所述冗余数据执行逐位运算的一组逻辑门，且其中所述ECC电路中的每一个包括经配置以对来自所述相应数据平面的数据执行逐位运算的一组逻辑门。


9.一种设备，其包括：
位翻转电路，其经配置以反转数据位；及
用于第一数据平面的校正子解码器，所述校正子解码器与所述位翻转电路耦合且包括：
第一解码器，其经配置以接收第一组位，所述第一组位包括至少部分地基于一组数据产生的校正子位、反转校正子位，或其组合；及
第二解码器，其经配置以接收包括所述第一组位的反转版本的第二组位。


10.根据权利要求9所述的设备，其中所述第一及第二解码器经配置以作为相同解码操作的一部分分别接收所述第一及第二组位。


11.根据权利要求9所述的设备，其中所述校正子解码器进一步包括：
第三解码器，其经配置以接收第三组位，所述第三组位包括不同于所述第一及第二组位且至少部分地基于所述一组数据产生的校正子位、反转校正子位，或其组合。


12.根据权利要求9所述的设备，其进一...

【专利技术属性】
技术研发人员：中井清吉，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US