电阻式存储器胞及其相关的阵列结构制造技术

一种电阻式存储器胞及其相关的阵列结构，电阻式存储器胞包括一井区、第一掺杂区、第二掺杂区、第三掺杂区、第一栅极结构、第二栅极结构与第三栅极结构。第一栅极结构形成于该第一掺杂区与该第二掺杂区之间的井区的该表面上方。第二栅极结构形成于第二掺杂区上方。第三栅极结构形成于第二掺杂区与第三掺杂区之间的井区的表面上方。第一金属层连接至第一掺杂区以及第三掺杂区。第二金属层，连接至第一栅极结构的导电层与第三栅极结构的导电层。

【技术实现步骤摘要】
电阻式存储器胞及其相关的阵列结构
本专利技术涉及一种非易失性存储器(Non-volatilememory)的存储器胞，且特别涉及一种电阻式存储器的存储器胞(resistiverandom-accessmemorycell)及其相关的阵列结构。
技术介绍
电阻式存储器(resistiverandom-accessmemory，简称ReRAM)是一种非易失性存储器(non-volatilememory)，其由多个电阻式存储器胞(ReRAMcell)所组成。由于电阻式存储器的工艺步骤较少且具备较快的写入速度，所以电阻式存储器非常适合取代系统单芯片(SOC)中的嵌入式快闪存储器(embeddedflashmemory)。因此，存储器厂商以及代工厂已经开始投入电阻式存储器的开发与研究。请参照图1，其所绘示为已知电阻式存储器胞。如图1所示，电阻式存储器胞100包括堆迭的下电极106、绝缘层104、上电极102。当电阻式存储器制造完成之后，其为初始状态(initialstate)。在电阻式存储器胞100开始正式运作之前，需要先进行一形成动作(formingaction)。在形成动作时，在上电极102与下电极106之间提供形成电压(formingvoltage)。此时，绝缘层104中聚集的氧空位会形成可导电的裂缝(conductingfilament)108，且可导电的裂缝108连接在上电极102与下电极106之间。当电阻式存储器胞100经过形成动作之后，进一步提供低于形成电压的多种偏压，可使得电阻式存储器胞100在设定状态(setstate)与重置状态(resetstate)之间随意地切换。其中，电阻式存储器胞100在设定状态具有较小的电阻值，在重置状态具有较大的电阻值。说明如下。在低电阻值的设定状态时，可经由一重置动作(resetaction)将电阻式存储器胞100变更为高电阻值的重置状态。在重置动作时，在上电极102与下电极106之间提供重置电压(resetvoltage)。此时，绝缘层104中的裂缝108会经由氧化还原程序(redoxprocess)，造成得裂缝108几乎不连接在上电极102与下电极106之间。也就是说，当重置动作完成后，上电极102与下电极106之间为高电阻值的重置状态。在高电阻值的重置状态时，可经由一设定动作(setaction)将电阻式存储器胞100变更为低电阻值的设定状态。在设定动作时，在上电极102与下电极106之间提供设定电压(setvoltage)。此时，绝缘层104中的裂缝108会完整地连接在上电极102与下电极106之间。也就是说，当设定动作完成后，上电极102与下电极104之间为低电阻值的设定状态。由以上的说明可知，在编程周期(programcycle)的编程动作(programaction)时，电阻式存储器胞100可经由设定动作或者重置动作而成为设定状态或者重置状态。而上述设定状态与重置状态即为电阻式存储器胞100的二种存储状态。再者，在读取周期(readcycle)的读取动作(readaction)时，在上电极102与下电极106之间提供读取电压(readvoltage)，如此，即可根据电阻式存储器胞100所产生的读取电流来判定电阻式存储器胞100为设定状态或者重置状态。
技术实现思路
本专利技术的主要目的在于提出一种电阻式存储器胞及其相关的阵列结构。其中，电阻式存储器胞为三个晶体管架构的存储器胞(3Tcell)，或者五个晶体管架构的存储器胞(5Tcell)。再者，本专利技术更利用以上二种电阻式存储器胞来组成阵列结构。本专利技术涉及一种电阻式存储器胞的阵列结构，该阵列结构具有一第一电阻式存储器胞，该第一电阻式存储器胞包括:一井区；一第一掺杂区、一第二掺杂区与一第三掺杂区，形成于该井区的一表面下方；一第一栅极结构，形成于该第一掺杂区与该第二掺杂区之间的该井区的该表面上方，其中该第一栅极结构包括堆迭的一第一绝缘层位与一第一导电层；一第二栅极结构，形成于该第二掺杂区上方，其中该第二栅极结构包括堆迭的一第二绝缘层位与一第二导电层，且该第二导电层作为一第一源极线；一第三栅极结构，形成于该第二掺杂区与该第三掺杂区之间的该井区的该表面上方，其中该第三栅极结构包括堆迭的一第三绝缘层位与一第三导电层；一第一金属层，连接至该第一掺杂区与该第三掺杂区，且该第一金属层作为一第一位线；一第二金属层，连接至该第一导电层与该第三导电层，且该第二金属层作为一第一字线；其中，在一形成动作时，该第一源极线接收一形成电压，该第一字线接收一开启电压，该第一位线接收一接地电压，该第二绝缘层形成可导电的一裂缝。本专利技术涉及一种电阻式存储器胞的阵列结构，该阵列结构具有一第一电阻式存储器胞，该第一电阻式存储器胞包括:一井区；一第一掺杂区、一第二掺杂区、一第三掺杂区、一第四掺杂区与一第五掺杂区，形成于该井区的一表面下方；一第一栅极结构，形成于该第一掺杂区与该第二掺杂区之间的该井区的该表面上方，其中该第一栅极结构包括堆迭的一第一绝缘层与一第一导电层；一第二栅极结构，形成于该第二掺杂区与该第三掺杂区之间的该井区的该表面上方，其中该第二栅极结构包括堆迭的一第二绝缘层与一第二导电层；一第三栅极结构，形成于该第三掺杂区上方，其中该第三栅极结构包括堆迭的一第三绝缘层与一第三导电层；一第四栅极结构，形成于该第三掺杂区与该第四掺杂区之间的该井区的该表面上方，其中该第四栅极结构包括堆迭的一第四绝缘层与一第四导电层；一第五栅极结构，形成于该第四掺杂区与该第五掺杂区之间的该井区的该表面上方，其中该第五栅极结构包括堆迭的一第五绝缘层与一第五导电层；一第一金属层，连接至该第一掺杂区与该第五掺杂区，且该第一金属层作为一第一位线；一第二金属层，连接至该第一导电层与该第五导电层，其中该第二金属层作为一第一字线；一第三金属层，连接至该第二导电层与该第四导电层，其中该第三金属层作为一第二字线；其中，在一形成动作时，该第一源极线接收一形成电压，该第一字线接收一第一开启电压，该第二字线接收一第二开启电压，该第一位线接收一接地电压，该第三绝缘层形成可导电的一裂缝。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下:附图说明图1为已知电阻式存储器胞；图2A至图2E为本专利技术第一实施例电阻式存储器胞的制造方法流程图、俯视图及其等效电路；图3A与图3B为由电阻式存储器胞所组成的阵列结构之俯视图与等效电路；图4A至图4D为本专利技术阵列结构进行各式动作的偏压示意图；图5A与图5B为本专利技术第二实施例电阻式存储器胞及其等效电路；图6为由电阻式存储器胞所组成的阵列结构的等效电路；以及图7A至图7D为本专利技术阵列结构进行各式动作的偏压示意图。【符号说明】100，200，600:电阻式存储器胞102，106:电极104:绝缘层108:可导电的裂缝210，220，230，611，612，613，61本文档来自技高网...

【技术保护点】
1.一种电阻式存储器胞的阵列结构，该阵列结构具有第一电阻式存储器胞，该第一电阻式存储器胞包括:/n井区；/n第一掺杂区、第二掺杂区与第三掺杂区，形成于该井区的表面下方；/n第一栅极结构，形成于该第一掺杂区与该第二掺杂区之间的该井区的该表面上方，其中该第一栅极结构包括堆迭的第一绝缘层位与第一导电层；/n第二栅极结构，形成于该第二掺杂区上方，其中该第二栅极结构包括堆迭的第二绝缘层位与第二导电层，且该第二导电层作为第一源极线；/n第三栅极结构，形成于该第二掺杂区与该第三掺杂区之间的该井区的该表面上方，其中该第三栅极结构包括堆迭的第三绝缘层位与第三导电层；/n第一金属层，连接至该第一掺杂区与该第三掺杂区，且该第一金属层作为第一位线；/n第二金属层，连接至该第一导电层与该第三导电层，且该第二金属层作为第一字线；/n其中，在形成动作时，该第一源极线接收形成电压，该第一字线接收开启电压，该第一位线接收接地电压，该第二绝缘层形成可导电的裂缝。/n

【技术特征摘要】
20200212 US 62/975,671;20201124 US 17/102,5551.一种电阻式存储器胞的阵列结构，该阵列结构具有第一电阻式存储器胞，该第一电阻式存储器胞包括:
井区；
第一掺杂区、第二掺杂区与第三掺杂区，形成于该井区的表面下方；
第一栅极结构，形成于该第一掺杂区与该第二掺杂区之间的该井区的该表面上方，其中该第一栅极结构包括堆迭的第一绝缘层位与第一导电层；
第二栅极结构，形成于该第二掺杂区上方，其中该第二栅极结构包括堆迭的第二绝缘层位与第二导电层，且该第二导电层作为第一源极线；
第三栅极结构，形成于该第二掺杂区与该第三掺杂区之间的该井区的该表面上方，其中该第三栅极结构包括堆迭的第三绝缘层位与第三导电层；
第一金属层，连接至该第一掺杂区与该第三掺杂区，且该第一金属层作为第一位线；
第二金属层，连接至该第一导电层与该第三导电层，且该第二金属层作为第一字线；
其中，在形成动作时，该第一源极线接收形成电压，该第一字线接收开启电压，该第一位线接收接地电压，该第二绝缘层形成可导电的裂缝。


2.如权利要求1所述的电阻式存储器胞的阵列结构，其中该第二绝缘层包括高介电系数材料层。


3.如权利要求2所述的电阻式存储器胞的阵列结构，其中该高介电系数材料为二氧化铪层或氧化钽层。


4.如权利要求1所述的电阻式存储器胞的阵列结构，在该形成动作时，该第一源极线或该第一位线连接至限流器，用以限制该第一电阻式存储器胞产生的形成电流。


5.如权利要求1所述的电阻式存储器胞的阵列结构，在重置动作时，该第一源极线接收重置电压，该第一字线接收该开启电压，该第一位线接收该接地电压，使得该第一电阻式存储器胞呈现高电阻值的重置状态。


6.如权利要求1所述的电阻式存储器胞的阵列结构，在设定动作时，该第一源极线接收设定电压，该第一字线接收该开启电压，该第一位线接收该接地电压，使得该第一电阻式存储器胞呈现低电阻值的设定状态。


7.如权利要求1所述的电阻式存储器胞的阵列结构，在读取动作时，该第一源极线接收该接地电压，该第一字线接收该开启电压，该第一位线接收读取电压，使得该第一电阻式存储器胞产生读取电流，且根据该读取电流决定该第一电阻式存储器胞的状态。


8.如权利要求1所述的电阻式存储器胞的阵列结构，其中该第一掺杂区、该第二掺杂区与该第一栅极结构形成第一晶体管；该第二掺杂区与该第二栅极结构形成第二晶体管；该第二掺杂区、该第三掺杂区与该第三栅极结构形成第三晶体管；该第一晶体管的第一漏/源端连接至该第一位线，该第一晶体管的栅极端连接至该第一字线，该第三晶体管的第一漏/源端连接至该第一位线，该第三晶体管的栅极端连接至该第一字线，该第二晶体管的第一漏/源端连接至该第一晶体管的第二漏/源端，该第二晶体管的第二漏/源端连接至该第三晶体管的第二漏/源端，该第二晶体管的栅极端连接至该第一源极线，且该第二晶体管的该第一漏/源端与该第二晶体管的该第二漏/源端互相连接。


9.如权利要求8所述的电阻式存储器胞的阵列结构，还包括第二电阻式存储器胞，具有第四晶体管、第五晶体管与第六晶体管；其中该第四晶体管的第一漏/源端连接至第二位线，该第四晶体管的栅极端连接至该第一字线，该第六晶体管的第一漏/源端连接至该第二位线，该第六晶体管的栅极端连接至该第一字线，该第五晶体管的第一漏/源端连接至该第四晶体管的第二漏/源端，该第五晶体管的第二漏/源端连接至该第六晶体管的第二漏/源端，该第五晶体管的栅极端连接至该第一源极线，且该第五晶体管的该第一漏/源端与该第五晶体管的该第二漏/源端互相连接。


10.如权利要求9所述的电阻式存储器胞的阵列结构，还包括第三电阻式存储器胞，具有第七晶体管、第八晶体管与第九晶体管；其中该第七晶体管的第一漏/源端连接至该第一位线，该第七晶体管的栅极端连接至第二字线，该第九晶体管的第一漏/源端连接至该第一位线，该第九晶体管的栅极端连接至该第二字线，该第八晶体管的第一漏/源端连接至该第七晶体管的第二漏/源端，该第八晶体管的第二漏/源端连接至该第九晶体管的第二漏/源端，该第八晶体管的栅极端连接至第二源极线，且该第八晶体管的该第一漏/源端与该第八晶体管的该第二漏/源端互相连接。


11.一种电阻式存储器胞的阵列结构，该阵列结构具有第一电阻式存储器胞，该第一电阻式存储器胞包括:
井区；
第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区与第五掺杂区，形成于该井区的表面下方；
第一栅极结构，形成于该第一掺杂区与该第二掺杂区之间的该井区的该表面上方，其中该第一栅极结构包括堆迭的第一绝缘层与第一导电层；
第二栅极结构，形成于该第二掺杂区与该第三掺杂区之间的该井区的该表面上方，其中该第二栅极结构包括堆迭的第二绝缘层与第二导电层；
第三栅极结构，形成于该第三掺杂区上方，其中该第三栅极结构包括堆迭的...

【专利技术属性】
技术研发人员：赖宗沐，张纬宸，陈学威，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71