税控收款机制造技术

一种税控收款机，其体系结构为：以具有ＡＲＭ内核的３２位嵌入式中央处理器为主处理器，以８位中央处理器为协处理器，以ＦＬＡＳＨ为存储器核心，主处理器处理整个功能调配，协处理器处理ＩＣ卡模块和ＳＡＭ卡模块的通信，ＦＬＡＳＨ存储税务数据和用户信息，键盘输入电路、打印机驱动电路。存储电路、功能扩展模块都通过数据总线连接在主处理器上。本发明专利技术功能齐全，值得大力推广应用。数据存储、传送安全可靠，处理速度快，容量大，扩展性好，技术先进，满足税收征管、稽查要求。

【技术实现步骤摘要】

本专利技术涉及一种计算技术，具体涉及一种利用高科技手段加强国家税收征管的税控收款机。
技术介绍
随着我国市场经济的快速发展和科学技术水平的不断提高，利用电子化手段加强国家税收征管工作，为科技兴税提出了新的课题。强化征收管理工作，是国家财政来源的重要保障。为了有效推广税控收款机这一新产品，国家税务总局，信息产业部，国家经贸委等五部委组织成立了一个税控收款机标准工作组，并于2003年8月出台了税控收款机国家标准，包括《税控收款机第一部分机器规范》，《税控收款机第二部分税控IC卡专用规范》，《税控收款机第三部分税控器规范》。从此税控收款机的生产有了标准可依。目前市场上存在的收款机分为二大类，一类是电子收款机机，不具备有税控功能。第二类，就是税控收款机，在原有商业收款机的基础上增加了税控功能。现有收款机虽然采用了一种传统的MSC-51平台，但MSC-51平台是一款低档化的8位CPU，其优点在于简单易用，开发周期短，但同时其缺点也比较明显，就是处理速度慢，可扩展性差，存储容量有限，不能适应以后的要求进行程序升级和网络功能扩展。
技术实现思路
本专利技术所要解决的技术问题是解决现有收款机一类是电子收款机机不具备税控功能、另一类虽然增加了税控功能但采用传统的MSC-51平台，处理速度慢、可扩展性差、存储容量有限、不能进行程序升级和网络功能扩展、技术水平低的问题；为适应切实加强国家税收征管、有效杜绝偷税漏税的要求，而提供一种能有效安全进行数据存储和传送、对用户开票数据进行有效加密和解密、保证掉电后税务数据不掉、符合大部分用户操作习惯、满足税收征管、稽查要求、处理速度快、容量大、可扩展性好、技术先进的税控收款机。本专利技术采用的技术方案是这种税控收款机其体系结构为以32位中央处理器为主处理器，以8位中央处理器为协处理器，以FLASH为存储器核心；主处理器处理整个功能调配，运行于一个32位的实时操作系统，协处理器处理IC卡模块和SAM卡模块的通信，芯片FLASH存储税务数据和用户信息，主处理器对IC卡模块和SAM卡模块的访问是通过串口和协处理器经过数据交换来进行的，主处理器还通过数据总线对外部进行访问，因此，键盘输入电路、打印机驱动电路、存储电路、功能扩展模块都通过数据总线连接在主处理器上，而键盘输入电路的输入端连接有键盘，键入执行相关税控程序的命令，打印机驱动电路其输出端连接打印头，打印机驱动电路接收主处理器通过数据总线传送来的打印数据，由打印头进行打印，存储电路同时连接FLASH和EEPROM，主处理器通过数据总线和存储电路向FLASH和EEPROM存储或调出税务数据和用户信息，功能扩展模块连接有RS-232通信接口、LCD液晶显示屏、LED显示屏，主处理器通过数据总线、功能扩展模块、RS一232通信接口，经电平转换后，与程序载体的串口相连，进行在线程序下载，主处理器的操作程序、系统数据和用户信息都通过数据总线、功能扩展模块送到LCD液晶显示屏和LED显示屏进行显示；电源为整机电路提供5V和24V稳压电源。上述技术方案中，主处理器采用具有ARM内核的三星公司生产的32位嵌入式微处理器芯片S3C44B0；协处理器采用新茂公司生产的8位处理器SM5964。工作过程及原理系统上电后，首先主CPU从D20FLASH芯片中读取一段BOOTLOADER的启动程序，由这段启动程序引导整个系统进入正常的操作系统μCLINUX。进入操作系统后，系统首先会对整个系统的各个硬件进行自检，包括主CPU，打印机，LCD显示，LED屏，内存，存储器，EEP，时钟芯片，税控卡。当各个硬件检测运行正常后，系统将进入正常的税控功能程序，并等待键盘的下发命令，在此期间系统也会循环检测税控卡，如果税控卡检测有误，将会在LCD屏上显示检测税控卡有误，并中止一切和税务相关的操作。如检测税控卡无误，则等待键盘是否按下。当CPU的GPD0-GPD7检测到有键盘按下时将执行相关的税控程序。由于对税控卡，用户卡的操作是通过51芯片(SM5964)对卡进行异步的读写，并通过和主CPU的串口直连的，将数据交换给主CPU的操作系统中的应用程序进行处理。如果是进行的读取存储器内的机器信息，税务数据信息或经营数据的信息。其过程如下首先，主CPU通过检测GPD0-GPD7以扫描是否有键按下，当有键按下时，通过硬件扫描及程序识别，如是读取机器相关存储信息时(如读取已开票数据)则操作系统响应查询程序，主CPU首先使nGCS1为低用以选通D21(发票存储器)，同时nOE为低，表示对FLASH(D21)的操作为读取数据。然后操作系统将会通过主CPU的地址线ADDR1-ADDR22输出读取地址到地址总线上，此时FALSH芯片会自动将此地址内存储的数据通过其数据端口DATA0-DATA15送到数据总线，主CPU通过数据总线读取到存储在芯片中的数据并返回给操作系统的应用程序。此时操作系统将进入显示程序流程，将需显示的内容以二进制码的形式通过主CPU的DATA0-DATA7并经D24(74HC245)锁存后送到扩展芯片D2(W83977)，然后通后其液晶驱动端口PD0-PD7，液晶选通控制线nCS1，nCS2，nCS3控制液晶显示二进制码的内容。本专利技术采用的32位嵌入式平台，具有良好的人机接口，其处理数据是MSC-51平台的10倍以上，再加上其具有良好的可扩展性，为以后研制出银税一体机、远程报税提供了一个相对简易平台，采用32位嵌入式平台是当今电子工业的潮流，本专利技术采用具有ARM内核的三星公司出厂的32位微处理器S3C44B0做为中央处理器，此项技术在国内是比较领先的，大多数厂家仍然采用原始的8、16位单片机。本专利技术有效解决了以下技术问题1).数据有效安全存储和传送；2).对用户开票数据进行有效加密和解密；3).具有掉电保护，保证掉电后税务数据不掉；4).符合大部分用户的操作习惯；5).满足税务征管、稽查要求。本专利技术采用高科技手段加强税收征管，有效避免了税收征管过程中，部分纳税入偷税漏税现象；同时对税局来说，提高了税收征管的工作效率，提高了税收征管的现代化水平；对实现公平税负，营造一个良好的经营环境，树立经营者良好的商业信誉起了积极的推动作用；提高了国家税收财政收入，使用税控收款机是为了达到以票控税的目的，这样有效的增加了国家税收。使用税控收款机也提高了纳税经营户的现代化管理水平；同时税控收款机开具的发票清晰快速，非手工发票可以相比，这样即方便了付款单位也方便了收款单位。附图说明图1为本专利技术结构原理框2-图8为本专利技术实施电路原理图其中图2为主处理器电路3为FLASH单元电路4为电源模块电路5为IC卡模块电路6为针式打印机控制单元电路7为LED和键盘单元电路8为扩展模块电路图具体实施方式参见图1，本专利技术采取的是以32位的中央处理器为主处理器，8位的中央处理器为协处理器，加上以FLASH为核心的体系结构。主处理器处理整个功能的调配，协处理器主要是处理有关IC卡模块的通信。FLASH主要负责存储税务数据和用户信息。本专利技术包含将访问存储器、键盘、电源电路、通信接口都通过数据总线连接在主处理器上。主处理器通过数据总线对外部进行访问。主处理器对IC卡模块的访问是通过串口和协处理器经过数据交换来进行的。电本文档来自技高网...

【技术保护点】
一种税控收款机，其特征在于其体系结构为：以３２位中央处理器为主处理器，以８位中央处理器为协处理器，以ＦＬＡＳＨ为存储器核心；主处理器处理整个功能调配，运行于一个３２位的实时操作系统，协处理器处理ＩＣ卡模块和ＳＡＭ卡模块的通信，芯片ＦＬＡＳＨ存储税务数据和用户信息，主处理器对ＩＣ卡模块和ＳＡＭ卡模块的访问是通过串口和协处理器经过数据交换来进行的，主处理器还通过数据总线对外部进行访问，因此，键盘输入电路、打印机驱动电路、存储电路、功能扩展模块都通过数据总线连接在主处理器上，而键盘输入电路的输入端连接有键盘，键入执行相关税控程序的命令，打印机驱动电路其输出端连接打印头，打印机驱动电路接收主处理器通过数据总线传送来的打印数据，由打印头进行打印，存储电路同时连接ＦＬＡＳＨ和ＥＥＰＲＯＭ，主处理器通过数据总线和存储电路向ＦＬＡＳＨ和ＥＥＰＲＯＭ存储或调出税务数据和用户信息，功能扩展模块连接有ＲＳ－２３２通信接口、ＬＣＤ液晶显示屏、ＬＥＤ显示屏，主处理器通过数据总线、功能扩展模块、ＲＳ－２３２通信接口，经电平转换后，与程序载体的串口相连，进行在线程序下载，主处理器的操作程序、系统数据和用户信息都通过数据总线、功能扩展模块送到ＬＣＤ液晶显示屏和ＬＥＤ显示屏进行显示；电源为整机电路提供５Ｖ和２４Ｖ稳压电源。...

【技术特征摘要】

【专利技术属性】
技术研发人员：任震晖，卢力，赵炎，胡德鹏，肖燕，欧阳启学，肖波，
申请(专利权)人：湖南威远信息技术有限公司，
类型：发明
国别省市：43[中国|湖南]