一种全桥同步整流电路的最小开启时间自适应电路及方法技术

本发明专利技术提供一种全桥同步整流电路的最小开启时间自适应电路及方法，该电路包括逻辑控制电路、加减计数器、最小开通时间电路、第一比较器、第二比较器、第一与门、SR锁存器、缓冲器、延时器，逻辑控制电路与加减计数器连接，加减计数器与最小开通时间电路连接，最小开通时间电路与第一与门连接，第一比较器与SR锁存器连接，第二比较器与第一与门连接，第一与门与SR锁存器连接，SR锁存器与缓冲器连接，缓冲器与延时器连接，并通过延时器输出延时信号。本发明专利技术的方法应用于上述的全桥同步整流电路。本发明专利技术可以自动调整全桥同步整流的最小开通时间，使最小开通时间不再受限于外围参数，可以节约人力与物力资源成本，使产品应用更加广泛。

【技术实现步骤摘要】
一种全桥同步整流电路的最小开启时间自适应电路及方法
本专利技术涉及开关变换器
，尤其涉及一种全桥同步整流电路的最小开启时间自适应电路及应用于该电路的方法。
技术介绍
全桥整流器在开关电源领域应用非常广泛，如半桥推挽式变换器、全桥推挽式变换器、无线充电接收器等。全桥整流的传统方式是用四个二极管构成，结构简单，不需要额外的控制电路，但是由于二极管的导通压降，效率会受到极大的影响；全桥同步整流方式是用四个同步整流管代替二极管，由于同步整流管的导通阻抗可以很低，因而两端的压降也可以很小，对效率会有极大的提升。然后由于同步整流管需要驱动控制，因而逻辑较复杂，必须对控制中会产生的各种异常情况进行适当的处理。如图1所示，图中SW1~SW4、C1与L1构成发射端，SR1~SR4、C2与L2构成接受端。其中SW1~SW4构成全桥逆变器，将直流输入Vin电压转换成交流，SR1~SR4构成全桥同步整流器，将交流再转换成直流输出电压Vout；L1、L2分别代表发射线圈与接收线圈的自感，M为两个线圈的互感，C1、C2分别为原边线圈与副边线圈的串联补偿电容；本文档来自技高网...

【技术保护点】
1.一种全桥同步整流电路的最小开启时间自适应电路，其特征在于，包括：/n逻辑控制电路、加减计数器、最小开通时间电路、第一比较器、第二比较器、第一与门、SR锁存器、缓冲器、延时器，所述逻辑控制电路与所述加减计数器连接，所述加减计数器与所述最小开通时间电路连接，所述最小开通时间电路与所述第一与门输入端连接，所述第一比较器输出端与所述SR锁存器第一输出端连接，所述第二比较器输出端与所述第一与门输入端连接，所述第一与门输出端与所述SR锁存器第二输出端连接，所述SR锁存器输出端与所述缓冲器输入端连接，所述缓冲器输出端与所述延时器输入端连接，并通过所述延时器输出延时信号。/n

【技术特征摘要】
1.一种全桥同步整流电路的最小开启时间自适应电路，其特征在于，包括：
逻辑控制电路、加减计数器、最小开通时间电路、第一比较器、第二比较器、第一与门、SR锁存器、缓冲器、延时器，所述逻辑控制电路与所述加减计数器连接，所述加减计数器与所述最小开通时间电路连接，所述最小开通时间电路与所述第一与门输入端连接，所述第一比较器输出端与所述SR锁存器第一输出端连接，所述第二比较器输出端与所述第一与门输入端连接，所述第一与门输出端与所述SR锁存器第二输出端连接，所述SR锁存器输出端与所述缓冲器输入端连接，所述缓冲器输出端与所述延时器输入端连接，并通过所述延时器输出延时信号。


2.根据权利要求1所述的最小开启时间自适应电路，其特征在于：
所述逻辑控制电路包括第一反相器、第二反相器、第三反相器、第四反相器、第二与门、第三与门、第四与门、第五与门、第一触发器、第二触发器、第三触发器、第四触发器，所述第一反相器输出端与所述第二与门一个输入端连接，所述第二与门输出端与所述第三与门一个输入端连接，所述第三与门输出端与所述第一触发器时钟信号输入端连接，所述第二反相器输出端与所述第二触发器时钟信号输入端连接，所述第一触发器输出端与所述第四与门一个输入端连接，所述第二触发器输出端与所述第四与门另一个输入端、第三反相器输入端连接，所述第四与门输出端与所述第三触发器D输入端连接，所述第三反相器输出端与所述第四触发器D输入端连接，所述第四反相器输出端连接至所述第三触发器和第四触发器时钟信号输入端。


3.根据权利要求1所述的最小开启时间自适应电路，其特征在于：
所述最小开通时间电路包括多个PMOS同步整流管、第五反相器、第六与门、第一NMOS同步整流管、充放电电容、第三比较器、延时模块，所述第五反相器输出端与所述第六与门一个输入端连接，所述第六与门输出端与所述第一NMOS同步整流管栅极连接，所述第一NMOS开关漏极与所述充放电电容一端、第三比较器同相输入端连接，所述第一NMOS开关源极与所述充放电电容另一端连接，在多个所述PMOS同步整流管的源极分别连接有电流源I，多个所述PMOS同步整流管的漏极连接后与所述第三比较器同相输入端、第一NMOS同步整流管漏极连接，所述第三比较器输出端与所述延时模块连接。


4.根据权利要求1所述的最小开启时间自适应电路，其特征在于：
所述第一比较器同相输入端接VTH_on1，其反相输入端接AC1，所述第二比较器同相输入端接AC1，其反相输入端接VTH_off1，所述第一比较器输出端输出LS_ON1，所述第二比较器输出端输出LS_OFF1，所述第一与门另一个输入端接LS1。


5.根据权利要求2所述的最小开启时间自适应电路，其特征在于：
所述第一反相器输入端接Ton1(min)，所述第二与门另一个输入端接Ton1(min)_pre，所述第三与门另一个输入端接LS_OFF1，所述第一触发器Reset端接Ton1(min)_pre，所述第二反相器输入端接LS_OFF1，所述第二触发器Reset端接Ton1(min)，所述第四反相器输入端接LS1_D，所述第三触发器Q端输出UP1，所述第四触发器Q端输出DN1。


6.根据权利要求3所述的最小开启时间自适应电路，其特征在于：
所述第五反相器输入端接LS1_D，所述第六与门输入端接LS1，所述第三比较器反相输入端接VREF，所述延时模块输出Ton1(min)。


7.一种全桥同步整流电路的最小开通时间自适应方法，其特征在于，采用上述权利要求1至6任一项所...

【专利技术属性】
技术研发人员：唐晓，
申请(专利权)人：深圳英集芯科技股份有限公司，
类型：发明
国别省市：广东;44