一种实现直接二维离散小波变换的电路制造技术

一种实现直接二维离散小波变换的电路，属于图像数据处理技术领域，特别涉及直接二维离散小波变换的硬件实现。目的在于减少硬件成本和系统延时，并适于所有有限长滤波器的高速／低功率直接二维离散小波变换的超大规模集成电路ＶＬＳＩ结构设计，本发明专利技术包括依次电信号连接的选择器、数据串／并转换接口电路、主变换电路；主变换电路为４输入／４输出结构，包括并行的第一水平滤波器和第二水平滤波器、与它们分别连接的并行的第一垂直滤波器和第二垂直滤波器以及输出系数规整单元，所述水平和垂直滤波器均为２输入／２输出结构，第一垂直滤波器和第二垂直滤波器输出连接输出系数规整单元；输出系数规整单元的一个输出电信号连接到外部存储器、后者输出至选择器的一个输入端。

【技术实现步骤摘要】

本专利技术属于图像数据处理
，特别涉及直接二维离散小波变换的硬件实现。
技术介绍
小波变换由于在时域-频域的多分辨率和变焦特性，因而在信号分析、图像处理、图像压缩等领域得到了越来越广泛的应用。并且已成为诸如新的静止图像压缩标准JPEG2000等许多图像压缩标准的一个重要组成部分。小波变换是一种数据密度性运算，为了满足对信号实时处理的需要，小波变换的硬件实现具有重要意义，因此，近年来许多研究者提出了大量的关于小波变换的算法和硬件结构设计。小波变换的实现可以分为两大类一种是基于卷积运算，一种是基于提升算法。基于提升的小波变换实现较基于传统的卷积运算实现具有许多的优点，比如实现原位计算减少存储器规模、有效减少乘加运算的计算量等。利用二维小波变换可以实现对于图像的多尺度分解，有两种方法来计算2-D的小波变换一种是通过行列变换可分离的方法实现，利用一维小波变换先对图像沿着行方向进行分解，然后再沿列向进行分解。这种方法的缺点是既需要一个大规模的数据转置存储器存放一维运算的中间数据，又具有大的系统延时，以及长的计算周期。另一种为直接二维和不可分离二维小波变换结构，此结构是对于图像在行和列方向同时进行，因而可以消去可分离实现方法要求的中间数据存储器，大量减少所需的存储器规模，又由于4个子带变换同时计算，所以系统具有更高的数据吞吐能力和小的系统延时。但是，由于这种实现结构会需要四个对应的专有滤波器以分别实现低-低通、低-高通、高-低通和高-高通的滤波运算，因此将会需要消耗大量的硬件资源。其中，P.Wu的论文——“Anefficient architecture for two-dimensional discrete wavelet transform，”IEEETrans.on Circuits and Systems for Video Tech.，vol.11，no.4，pp.536-545，2001；F.Marino的论文——“Two fast architectures for the direct 2-D discretewavelet transform-Signal Processing，”IEEE Trans.on Signal Processing，vol.49，no.6，pp.1248-1259，2001，及“Efficient high-speed low-power pipelinedarchitecture for the direct 2-D discrete wavelet transform，”IEEE Transactionson Circuits and Systems IIAnalog and Digital Signal Processing，vol.47，no.12，pp.1476-1491，2000；和T.Park的论文——“High speed lattice based VLSIarchitecture of 2D discrete wavelet transform for real-time video signalprocessing，”Consumer Electronics，IEEE Trans.on Consumer Electronics，vol.48，no.4，2002.等提出的设计结构具有较高性能。但是，其设计结构一方面主要是针对于正交小波变换的特点进行设计的，不太适于双正交小波变换，另一方面又由于其采用的是传统的基于卷积的小波变换算法，因而具有较高的硬件复杂度和系统输出延时。
技术实现思路
根据上述
技术介绍
中存在的缺陷和不足，本专利技术提供一种实现直接二维离散小波变换的电路，目的在于减少硬件成本和系统延时，并适于所有有限长滤波器的高速/低功率直接二维离散小波变换的超大规模集成电路(VLSI)结构设计，以及采用9/7小波的直接二维离散小波变换的VLSI结构设计。本专利技术的一种实现直接二维离散小波变换的电路，包括依次电信号连接的选择器、数据串/并转换接口电路、主变换电路；主变换电路为4输入/4输出结构，包括并行的第一水平滤波器和第二水平滤波器、与它们分别连接的并行的第一垂直滤波器和第二垂直滤波器以及输出系数规整单元，所述水平和垂直滤波器均为2输入/2输出结构，第一垂直滤波器和第二垂直滤波器输出连接输出系数规整单元；输出系数规整单元的一个输出电信号连接到外部存储器、后者输出至选择器的一个输入端。所述的一种实现直接二维离散小波变换的电路，其特征在于所述输出系数规整单元由两个乘法器组成第一垂直滤波器的输出之一连接第一乘法器、在其中乘以尺度规整因子K2后输出，第一垂直滤波器的输出之二直接输出；第二垂直滤波器的输出之一连接第二乘法器、在其中乘以尺度规整因子1/K2后输出，第二垂直滤波器的输出之二直接输出。所述的一种实现直接二维离散小波变换的电路，其特征在于(1)所述第一水平滤波器和第二水平滤波器由4个选择器、4个乘加运算器、5个单位延时寄存器和7个流水线寄存器组成第一单位延时寄存器、第一流水线寄存器、第二乘加运算器、第二流水线寄存器、第四单位延时寄存器、第三流水线寄存器、第四乘加运算器、第七流水线寄存器依次串联；第二单位延时寄存器、第一乘加运算器、第四流水线寄存器、第三单位延时寄存器、第五流水线寄存器、第三乘加运算器、第六流水线寄存器、第五单位延时寄存器依次串联；第一单位延时寄存器的输入接入第一选择器、第一单位延时寄存器的输出同时接入第一选择器和第一乘加运算器，第一选择器的输出亦接入第一乘加运算器；第三单位延时寄存器的输出接入第二选择器、第三单位延时寄存器的输入同时接入第二选择器和第二乘加运算器，第二选择器的输出亦接入第二乘加运算器；第四单位延时寄存器的输入接入第三选择器、第四单位延时寄存器的输出同时接入第三选择器和第三乘加运算器，第三选择器的输出亦接入第三乘加运算器；第五单位延时寄存器的输入接入第四选择器、第五单位延时寄存器的输出同时接入第四选择器和第四乘加运算器，第四选择器的输出亦接入第四乘加运算器；(2)所述第一垂直滤波器和第二垂直滤波器的电路结构与第一水平滤波器和第二水平滤波器的区别在于将水平滤波器中各单位延时器替换为线延时器，第五线延时寄存器的输入经增加的第八流水线寄存器输出；各线延时器的组成为n个级联的延时单元DUn-DU1和一个n选1的选择器mux，各延时单元分别由N/2n单位延时寄存器、N/2n单位延时寄存器、N/2n-1单位延时寄存器、N/2n-2单位延时寄存器、直到最后N/22单位延时寄存器串联，该n个延时单元的输出连接到选择器输入端、选择器输出作为线延时器的输出，N为图像宽度且为2的整数次幂，n取小于等于log2N的任意整数。所述的一种实现直接二维离散小波变换的电路，其特征在于数据串/并转换接口电路由4个移位寄存器串联组成，各个移位寄存器的输出分别对应连接到第一水平滤波器和第二水平滤波器的输入端，完成数据的串/并转换，从而在每个内部工作时钟得到4个数据的输入。本专利技术的电路结构基于提升小波变换算法进行结构数据路径的设计，采用并行技术和流水线技术，以及嵌入式边界数据处理技术，实现并行的高速/低功耗系统结构的设计。本专利技术电路的主体包括两个本文档来自技高网...

【技术保护点】
一种实现直接二维离散小波变换的电路，包括依次电信号连接的选择器、数据串／并转换接口电路、主变换电路；主变换电路为４输入／４输出结构，包括并行的第一水平滤波器和第二水平滤波器、与它们分别连接的并行的第一垂直滤波器和第二垂直滤波器以及输出系数规整单元，所述水平和垂直滤波器均为２输入／２输出结构，第一垂直滤波器和第二垂直滤波器输出连接输出系数规整单元；输出系数规整单元的一个输出电信号连接到外部存储器、后者输出至选择器的一个输入端。

【技术特征摘要】

【专利技术属性】
技术研发人员：熊承义，田金文，柳健，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：83[中国|武汉]