一种IO自适应集成控制电路及控制方法技术

本发明专利技术公开了一种IO自适应集成控制电路及控制方法，一种IO自适应集成控制电路包括：第一信号输入输出控制模块、第一信号使能控制模块、第二信号输入输出控制模块及第二信号使能控制模块；所述第一信号输入输出控制模块分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第一信号使能控制模块分别与所述第二信号输入输出控制模块及所述第二信号使能控制模块电连接；所述第二信号输入输出控制模块与所述第二信号使能控制模块电连接。本发明专利技术只需增加IO输入信号检测以及IO输出使能控制，即实现IO输入、输出自动切换的功能，有成本低廉及控制可靠的优点。

【技术实现步骤摘要】
一种IO自适应集成控制电路及控制方法
本专利技术涉及集成电路
，尤其涉及一种IO自适应集成控制电路及控制方法。
技术介绍
现有集成电路芯片中，IO的输入、输出由MCU配置寄存器控制，但在无MCU的定制化芯片中，IO的功能根据应用场景确定，IO的输入、输出方向由芯片内部电路固定，无法自主改变。应用场景中也只能按照定制化芯片IO的输入、输出定义，采用固定的接法使用。如果需要改变某个IO的通讯方向，通常只能通过修改芯片电路来实现。尤其是在串行通讯应用场景中的，芯片IO的输入、输出关系对应用方案起决定性作用。例如图2中定制化芯片需要实现通讯数据串行传输的功能，芯片的两个端口通讯方向固定，IO_A为输入，IO_B为输出，则使用这种芯片建立的串行通讯系统只能是按照图3所示，数据从一个芯片的IO_A端输入，从这个芯片的IO_B端输出到下一级。如果应用中通讯数据需要从IO_B端输入，则系统不能正常工作。因此，专利技术一种IO自适应集成控制电路成为该领域技术人员亟待解决的问题。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种IO自适应集成控制电路及控制方法。第一方面，本专利技术公开了一种IO自适应集成控制电路，包括第一信号输入输出控制模块、第一信号使能控制模块、第二信号输入输出控制模块及第二信号使能控制模块；所述第一信号输入输出控制模块分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第一信号使能控制模块分别与所述第二信号输入输出控制模块及所述第二信号使能控制模块电连接；所述第二信号输入输出控制模块与所述第二信号使能控制模块电连接。优选地，所述第一信号输入输出控制模块包括第一输入缓冲单元及第一输出控制缓冲单元；所述第一输入缓冲单元的第一端与所述第一输出控制缓冲单元的第一端电连接，用作第一信号输入输出端；所述第一输入缓冲单元的第二端与所述第一信号使能控制模块电连接；所述第一输出控制缓冲单元的第二端分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第一输出控制缓冲单元的第三端用作第一数据输出端。优选地，所述第一信号使能控制模块包括第一寄存器单元、第二寄存器单元及第一与门单元；所述第一寄存器单元的第一端与所述第一信号输入输出控制模块电连接，所述第一寄存器单元的第二端与所述第二寄存器单元的第一端电连接，所述第一寄存器单元的第三端分别与控制器的使能端、所述第二信号使能控制模块及所述第一与门单元的第一端电连接，所述第一寄存器单元的第四端与所述第一与门单元的第二端及所述控制器的复位端电连接，所述第二寄存器单元的第二端分别与所述控制器的时钟端及所述第二信号使能控制模块电连接，所述第二寄存器单元的第三端与所述第一与门单元的第三端电连接，所述第二寄存器单元的第四端分别与所述第二信号使能控制模块及所述第二信号输入输出控制模块电连接，所述第一与门单元的第四端分别与所述第一信号输入输出控制模块及所述第二信号使能控制模块电连接。优选地，所述第二信号输入输出控制模块包括第二输入缓冲单元及第二输出控制缓冲单元；所述第二输入缓冲单元的第一端及所述第二输出控制缓冲单元的第一端电连接，用作第二信号输入输出端；所述第二输入缓冲单元的第二端与所述第二信号使能控制模块电连接；所述第二输出控制缓冲单元的第二端分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第二输出控制缓冲单元的第三端用作第二数据输出端。优选地，所述第二信号使能控制模块包括：第三寄存器单元、第四寄存器单元及第二与门单元；所述第三寄存器单元的第一端与所述第二信号输入输出控制模块电连接，所述第三寄存器单元的第二端与所述第四寄存器单元的第一端电连接，所述第三寄存器单元的第三端分别与所述控制器的使能端、所述第一信号使能控制模块及所述第二与门单元的第一端电连接，所述第三寄存器单元的第四端与所述第二与门单元的第二端及所述控制器的复位端电连接，所述第四寄存器单元的第二端分别与所述控制器的时钟端及所述第一信号使能控制模块电连接，所述第四寄存器单元的第三端与所述第二与门单元的第三端电连接，所述第四寄存器单元的第四端分别与所述第一信号使能控制模块及所述第一信号输入输出控制模块电连接，所述第二与门单元的第四端分别与所述第二信号输入输出控制模块及所述第一信号使能控制模块电连接。第二方面，本专利技术还公开了一种控制方法，应用于第一方面所述的一种IO自适应集成控制电路，所述控制方法包括：控制所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭，等待外部信号输入；若第一通讯数据从所述第一信号输入输出控制模块输入；控制所述第一信号使能控制模块实现逻辑控制，使得所述第一通讯数据从所述第二信号输入输出控制模块输出；所述第一通讯数据接收完毕后，控制所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭，等待外部信号再次输入；若第二通讯数据从所述第二信号输入输出控制模块输入；控制所述第二信号使能控制模块实现逻辑控制，使得所述第二通讯数据从所述第一信号输入输出控制模块输出；所述第二通讯数据接收完毕后，控制所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭，等待外部信号再次输入。本专利技术的一种IO自适应集成控制电路具有如下有益效果，本专利技术公开的一种IO自适应集成控制电路包括：第一信号输入输出控制模块、第一信号使能控制模块、第二信号输入输出控制模块及第二信号使能控制模块；所述第一信号输入输出控制模块分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第一信号使能控制模块分别与所述第二信号输入输出控制模块及所述第二信号使能控制模块电连接；所述第二信号输入输出控制模块与所述第二信号使能控制模块电连接。若第一通讯数据从所述第一信号输入输出控制模块输入；所述第一信号使能控制模块用于实现逻辑及时钟控制，使得所述第一通讯数据从所述第二信号输入输出控制模块输出；所述第一通讯数据接收完毕后，所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭，等待外部信号再次输入；若第二通讯数据从所述第二信号输入输出控制模块输入；所述第二信号使能控制模块用于实现逻辑及时钟控制，使得所述第二通讯数据从所述第一信号输入输出控制模块输出；所述第二通讯数据接收完毕后，控制所述第一信号输入输出控制模块及所述第二信号输入输出控制模块的输出使能关闭，等待外部信号再次输入。因此，本专利技术只需增加IO输入信号检测以及IO输出使能控制，即实现IO输入、输出自动切换的功能，有成本低廉及控制可靠的优点。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将结合附图及实施例对本专利技术作进一步说明，下面描述中的附图仅仅是本专利技术的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：图1是本专利技术较佳实施例的一种IO自适应集成控制电路的原理框图；图2是本专利技术较本文档来自技高网...

【技术保护点】
1.一种IO自适应集成控制电路，其特征在于，包括：第一信号输入输出控制模块、第一信号使能控制模块、第二信号输入输出控制模块及第二信号使能控制模块；所述第一信号输入输出控制模块分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第一信号使能控制模块分别与所述第二信号输入输出控制模块及所述第二信号使能控制模块电连接；所述第二信号输入输出控制模块与所述第二信号使能控制模块电连接。/n

【技术特征摘要】
1.一种IO自适应集成控制电路，其特征在于，包括：第一信号输入输出控制模块、第一信号使能控制模块、第二信号输入输出控制模块及第二信号使能控制模块；所述第一信号输入输出控制模块分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第一信号使能控制模块分别与所述第二信号输入输出控制模块及所述第二信号使能控制模块电连接；所述第二信号输入输出控制模块与所述第二信号使能控制模块电连接。


2.根据权利要求1所述的一种IO自适应集成控制电路，其特征在于，所述第一信号输入输出控制模块包括第一输入缓冲单元及第一输出控制缓冲单元；所述第一输入缓冲单元的第一端与所述第一输出控制缓冲单元的第一端电连接，用作第一信号输入输出端；所述第一输入缓冲单元的第二端与所述第一信号使能控制模块电连接；所述第一输出控制缓冲单元的第二端分别与所述第一信号使能控制模块及所述第二信号使能控制模块电连接；所述第一输出控制缓冲单元的第三端用作第一数据输出端。


3.根据权利要求1所述的一种IO自适应集成控制电路，其特征在于，所述第一信号使能控制模块包括第一寄存器单元、第二寄存器单元及第一与门单元；所述第一寄存器单元的第一端与所述第一信号输入输出控制模块电连接，所述第一寄存器单元的第二端与所述第二寄存器单元的第一端电连接，所述第一寄存器单元的第三端分别与控制器的使能端、所述第二信号使能控制模块及所述第一与门单元的第一端电连接，所述第一寄存器单元的第四端与所述第一与门单元的第二端及所述控制器的复位端电连接，所述第二寄存器单元的第二端分别与所述控制器的时钟端及所述第二信号使能控制模块电连接，所述第二寄存器单元的第三端与所述第一与门单元的第三端电连接，所述第二寄存器单元的第四端分别与所述第二信号使能控制模块及所述第二信号输入输出控制模块电连接，所述第一与门单元的第四端分别与所述第一信号输入输出控制模块及所述第二信号使能控制模块电连接。


4.根据权利要求1所述的一种IO自适应集成控制电路，其特征在于，所述第二信号输入输出控制模块包括第二输入缓冲单元及第二输出控制缓冲单元；所述第二输入缓冲单元的第一端及所述第二输出控制缓冲单元的第一端电...

【专利技术属性】
技术研发人员：沈晔，苏建华，彭程程，
申请(专利权)人：深圳合芯谷微电子有限公司，
类型：发明
国别省市：广东;44