包含字线和通道栅极的铁电存储器器件及其形成方法技术

本公开提供了一种存储器器件，该存储器器件包括在源极区和漏极区之间延伸的半导体沟道、多个通道栅极电极、多个字线、位于该半导体沟道与该多个通道栅极电极之间的栅极电介质以及位于该半导体沟道与该多个字线之间的铁电材料部分。

Ferroelectric memory device including word line and channel gate and its forming method

【技术实现步骤摘要】
【国外来华专利技术】包含字线和通道栅极的铁电存储器器件及其形成方法相关申请本申请要求2019年6月28日提交的美国非临时申请号16/457,687以及2019年6月28日提交的美国非临时申请号16/457,721的优先权权益，这些申请的全部内容以引用方式并入本文以用于所有目的。
本公开整体涉及半导体存储器器件领域，并且具体地讲，涉及包含字线和通道栅极的铁电存储器器件及其制造方法。
技术介绍
铁电材料是指在没有施加电场的情况下显示出自发极化电荷的材料。铁电材料内电荷的净极化P在最小能量状态下为非零。因此，发生材料的自发铁电极化，并且铁电材料在两个相对表面上积聚相反极性类型的表面电荷。铁电材料的极化P随施加电压V的变化而显示出滞后。铁电材料的剩余极化和矫顽场的乘积是用于表征铁电材料的有效性的度量。铁电存储器器件是包含用于存储信息的铁电材料的存储器器件。铁电材料充当存储器器件的存储器材料。根据施加到铁电材料的电场的极性，铁电材料的偶极矩以两个不同的取向(例如，基于晶格中的原子位置(诸如氧和/或金属原子位置)的“上”或“下”偏振位置)编程，以将信息存储在铁电材料中。铁电材料的偶极矩的不同取向可通过由铁电材料的偶极矩产生的电场来检测。例如，偶极矩的取向可通过测量流过邻近场效应晶体管铁电存储器器件中邻近铁电材料设置的半导体沟道的电流来检测。
技术实现思路
根据本公开的实施方案，存储器器件包括在源极区和漏极区之间延伸的半导体沟道、多个通道栅极电极、多个字线、位于该半导体沟道与该多个通道栅极电极之间的栅极电介质，以及位于该半导体沟道与该多个字线之间的铁电材料部分。根据本公开的另一实施方案，提供了一种形成三维存储器器件的方法，该方法包括：在衬底上方形成绝缘层和导电层的竖直交替序列；形成沿第一水平方向横向延伸穿过该竖直交替序列的线沟槽，其中该竖直交替序列的剩余部分包括绝缘条和导电条的交替堆叠；在这些线沟槽中的每个线沟槽内形成一行过程中存储器柱结构，其中这些过程中存储器柱结构中的每个过程中存储器柱结构从一侧到另一侧包括铁电材料层、层间介电层、牺牲柱部分和栅极介电层；通过移除该牺牲柱部分来形成沟道腔体；以及在相应对的该层间介电层和该栅极介电层上的每个沟道腔体内形成半导体沟道。根据本公开的又一方面，提供了一种形成存储器器件的方法，该方法包括：在衬底上方形成嵌入在介电材料层中的通道栅极电极；在这些通道栅极电极上方形成栅极介电层；在该栅极介电层上方形成半导体沟道、源极区和漏极区；以及在该半导体沟道上方形成层间介电部分、铁电材料部分和字线。根据本公开的又一方面，三维存储器器件包括位于衬底上方的交替的第一绝缘条和字线的字线型堆叠、位于该衬底上方的交替的第二绝缘条和通道栅极电极的通道栅极型堆叠、位于该通道栅极型堆叠与该字线型堆叠之间的竖直半导体沟道、位于该竖直半导体沟道与该通道栅极型堆叠之间的栅极电介质，以及位于该竖直半导体沟道与该字线型堆叠之间的铁电材料部分。附图说明图1A是根据本公开的第一实施方案的用于在形成通道栅极电极和栅极介电层之后形成第一铁电存储器器件的第一示例性结构的竖直剖面图。图1B是图1A的第一示例性结构的俯视图。图2A是根据本公开的第一实施方案的在形成半导体沟道、源极区和漏极区之后的第一示例性结构的竖直剖面图。图2B是图2A的第一示例性结构的俯视图。图3A是根据本公开的第一实施方案的在形成层间介电层、铁电材料层和字线之后的第一示例性结构的竖直剖面图。图3B是图3A的第一示例性结构的俯视图。图4A是根据本公开的第一实施方案的第一示例性结构的另选构型的竖直剖面图。图4B是图4A的第一示例性结构的俯视图。图5A是根据本公开的第二实施方案的在形成绝缘层和导电层的竖直交替序列之后的第二示例性结构的竖直剖面图。图5B是沿图5A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图5A的竖直剖面图的平面。图6A是根据本公开的第二实施方案的在形成绝缘条和导电条的线沟槽和竖直交替堆叠之后的第二示例性结构的竖直剖面图。图6B是沿图6A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图6A的竖直剖面图的平面。图7A是根据本公开的第二实施方案的在形成铁电材料层之后的第二示例性结构的竖直剖面图。图7B是沿图7A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图7A的竖直剖面图的平面。图8A是根据本公开的第二实施方案的在将铁电材料层图案化为多个部分之后的第二示例性结构的竖直剖面图。图8B是沿图8A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图8A的竖直剖面图的平面。图9A是根据本公开的第二实施方案的在沉积连续介电材料层之后的第二示例性结构的竖直剖面图。图9B是沿图9A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图9A的竖直剖面图的平面。图10A是根据本公开的第二实施方案的在每个线沟槽中形成铁电材料层、层间介电层、牺牲柱导轨和栅极介电层的组合之后的第二示例性结构的竖直剖面图。图10B是沿图10A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图10A的竖直剖面图的平面。图11A是根据本公开的第二实施方案的在每个线沟槽中形成过程中存储器柱结构和介电柱结构的横向交替序列之后的第二示例性结构的竖直剖面图。图11B是沿图11A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图11A的竖直剖面图的平面。图12A是根据本公开的第二实施方案的在每个线沟槽中形成沟道腔体之后的第二示例性结构的竖直剖面图。图12B是沿图12A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图12A的竖直剖面图的平面。图13A是根据本公开的第二实施方案的在柱腔体中形成半导体沟道、介电核心和漏极区之后的第二示例性结构的竖直剖面图。图13B是沿图13A的水平平面B-B'截取的第二示例性结构的水平剖面图。竖直平面A-A'是图13A的竖直剖面图的平面。图13C是根据本公开的第二实施方案的在形成字线、通道栅极和位线之后的第二示例性结构的竖直剖面图。图13D是沿图13C的水平平面D-D'截取的第二示例性结构的水平剖面图。竖直平面C-C'是图13C的竖直剖面图的平面。图14A是根据本公开的第三实施方案的包括铁电存储器元件的三维阵列的第三示例性结构的第一构型的竖直剖面图。图14B是沿图14A的水平平面B-B'截取的第三示例性结构的第一构型的水平剖面图。竖直平面A-A'是图14A的竖直剖面图的平面。图14C是沿图14B的竖直平面C-C'截取的第三示例性结构的第一构型的竖直剖面图。水平平面B-B'是图14B的水平剖面图的平面。图14D是沿图14A和图14C的水平本文档来自技高网...

【技术保护点】
1.一种存储器器件，所述存储器器件包括：/n在源极区和漏极区之间延伸的半导体沟道；/n多个通道栅极电极；/n多个字线；/n位于所述半导体沟道与所述多个通道栅极电极之间的栅极电介质；和/n位于所述半导体沟道与所述多个字线之间的铁电材料部分。/n

【技术特征摘要】
【国外来华专利技术】20190628 US 16/457,687;20190628 US 16/457,7211.一种存储器器件，所述存储器器件包括：
在源极区和漏极区之间延伸的半导体沟道；
多个通道栅极电极；
多个字线；
位于所述半导体沟道与所述多个通道栅极电极之间的栅极电介质；和
位于所述半导体沟道与所述多个字线之间的铁电材料部分。


2.根据权利要求1所述的存储器器件，其中：
所述栅极电介质包括位于所述半导体沟道的第一纵向表面上的栅极介电层；
所述通道栅极电极位于所述源极区与所述漏极区之间的第一行中的所述栅极介电层上；
所述字线位于所述源极区与所述漏极区之间的第二行中的所述半导体沟道的第二纵向表面上方；
所述第二纵向表面位于所述第一纵向表面的相对侧上；并且
所述字线中的每个字线通过所述相应铁电材料部分和相应层间介电部分中的一者与所述第二纵向表面间隔开。


3.根据权利要求2所述的存储器器件，其中所述层间介电部分包括位于所述半导体沟道的所述第二纵向表面与所述铁电材料部分之间的层间介电层的部分。


4.根据权利要求2所述的存储器器件，其中所述铁电材料部分包括位于所述半导体沟道的所述第二纵向表面上方的铁电材料层的部分，并且所述铁电材料层从覆盖在所述源极区上面的区域延伸到覆盖在所述漏极区上面的区域。


5.根据权利要求2所述的存储器器件，其中所述铁电材料部分包括通过居间介电材料部分间隔开的离散铁电材料部分。


6.根据权利要求2所述的存储器器件，其中：
所述半导体沟道在具有水平顶部表面的绝缘材料层上方水平延伸；并且
所述第一纵向表面和所述第二纵向表面平行于所述绝缘材料层的所述水平顶部表面。


7.根据权利要求1所述的存储器器件，其中：
所述半导体沟道在具有水平顶部表面的衬底上方竖直延伸；并且
所述半导体沟道的第一纵向表面和第二纵向表面垂直于所述衬底的所述水平顶部表面。


8.根据权利要求7所述的存储器器件，其中：
所述源极区位于所述衬底的位于所述字线下面的上部部分中；
所述字线中的每个字线位于距所述衬底的所述顶部表面与所述通道栅极电极中的相应一个通道栅极电极相同的竖直距离处；并且
所述字线中的每个字线具有与所述通道栅极电极中的相应一个通道栅极电极相同的材料组成和相同的厚度。


9.根据权利要求7所述的存储器器件，其中：
所述字线通过字线型堆叠中的相应第一绝缘条彼此分开；并且
所述通道栅极电极通过通道栅极型堆叠中的相应第二绝缘条彼此分开。


10.根据权利要求7所述的存储器器件，其中所述半导体沟道具有中空矩形水平横截面形状，所述中空矩形水平横截面形状具有外部矩形周边和内部矩形周边。


11.根据权利要求1所述的存储器器件，其中：
所述铁电材料部分位于多行铁电存储器串中，所述多行铁电存储器串沿第一水平方向横向间隔开并且在垂直于所述第一水平方向的第二水平方向上延伸；
所述字线中的每个字线沿所述第一水平方向横向延伸并且在所述多行铁电存储器串之间共享；并且
所述通道栅极电极中的每个通道栅极电极沿所述第一水平方向横向延伸并且在所述多行铁电存储器串之间共享。


12.根据权利要求1所述的存储器器件，其中所述铁电材料部分包括正交晶相氧化铪，所述正交晶相氧化铪包含选自Al、Zr或Si中的至少一者的至少一种掺杂物。


13.一种形成存储器器件的方法，包括：
在衬底上方形成绝缘层和导电层的竖直交替序列；
形成沿第一水平方向横向延伸穿过所述竖直交替序列的线沟槽，其中所述竖直交替序列的剩余部分包括绝缘条和导电条的交替堆叠；
在所述线沟槽中的每个线沟槽内形成一行过程中存储器柱结构，其中所述过程中存储器柱结构中的每个过程中存储器柱结构从一侧到另一侧包括铁电材料层、层间介电层、牺牲柱部分和栅极介电层；
通过移除所述牺牲柱部分来形成沟道腔体；以及
在相应对的所述层间介电层和所述栅极介电层上的每个沟道腔体内形成半导体沟道。


14.根据权利要求13所述的方法，还包括在所述线沟槽中的每个线沟槽内的每对横向相邻的过程中存储器柱结构之间形成介电柱结构，其中每个半导体沟道形成在一对介电柱结构的侧壁上。


15.根据权利要求13所述的方法，其中所述过程中存储器柱结构通过以下方式形成：
在所述线沟槽中的每个线沟槽内形成铁电材料层、所述层间介电层、牺牲柱导轨和栅极介电层的组合；以及
将每个组合分成沿所述第一水平方向横向间隔开的多个分离部分，其中所述多个分离部分中的每个分离部分构成所述过程中存储器柱结构中的一个过程中存储器柱结构。


16.根据权利要求13所述的方法，其中所述线沟槽中的每个线沟槽中的所述铁电材料层、所述层间介电层、所述牺牲柱导轨和所述栅极介电层的所述组合通过以下方式形成：
在所述线沟槽中的每个线沟槽中沉积连续铁电材料层；
图案化所述连续铁电材料层以形成铁电材料层，其中每个线沟槽的第一纵向侧壁接触所述铁电材料层中的一个铁电材料层，并且每个线沟槽的第二纵向侧壁不接触所述铁电材料层中的任一个铁电材料层；以及
在所述线沟槽中的每个线沟槽中形成所述层间介电层、所述牺牲柱导轨和所述栅极介电层。


17.根据权利要求16所述的方法，还包括：
在所述铁电材料层上形成连续介电材料层；
各向异性地蚀刻所述连续介电材料层，其中所述铁电材料层的一部分上的所述连续介电材料层的每个剩余部分构成所述层间介电层，并且所述交替堆叠的侧...

【专利技术属性】
技术研发人员：张艳丽，J·阿尔斯迈耶，R·S·马卡拉，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US