一种抗干扰的CAN总线架构制造技术

本公开实施例中提供了一种抗干扰的CAN总线架构，该CAN总线包括CANH总线和CANL总线，所述CANH总线通过PMOS管连接电源，所述CANL总线通过NMOS管接地，还包括：第一电流源和第一电容，与所述PMOS管连接，用于控制所述PMOS管慢速关断；第二电流源和第二电容，与所述NMOS管连接，用于控制所述NMOS管慢速关断。本发明专利技术的CAN总线架构具有较好的抗干扰性，能够实现远距离的正常通信。

An anti-interference can bus architecture

【技术实现步骤摘要】
一种抗干扰的CAN总线架构
本公开涉及CAN总线收发器
，尤其涉及一种抗干扰的CAN总线架构。
技术介绍
CAN是控制器局域网络(controllerareanetwork)的简称，常用于车载通信中，具有很高的可靠性和通用性。CAN通过一根双绞线(CANH/CANL)进行数据传输，当CANH为高,CANL为低时，传输0信号，称之为显性状态；当CANH和CANL电压相等时(电源电压的一半)，传输1信号，称之为隐性状态。接受器同时根据总线的状态输出逻辑1或0。目前，现有的CAN总线架构存在的主要问题是：在长距离传输时，由于器件之间的电缆距离较远，连接它们的长电缆带有较大的寄生电感和电容，在显性隐性跳变时候会产生较大的毛刺电压，干扰接收器的正常工作。
技术实现思路
有鉴于此，本公开实施例提供一种抗干扰的CAN总线架构，该CAN总线架构具有较好的抗干扰性，能够实现远距离的正常通信。为了实现上述目的，本专利技术提供如下技术方案：一种抗干扰的CAN总线架构，包括CANH总线和CANL总线，所述CANH总线通过PMOS管连接电源，所述CANL总线通过NMOS管接地，还包括：第一电流源和第一电容，与所述PMOS管连接，用于控制所述PMOS管慢速关断；第二电流源和第二电容，与所述NMOS管连接，用于控制所述NMOS管慢速关断。进一步地，还包括放电通路，所述放电通路连接在所述CANH总线与供电电压之间，以及所述CANL总线与供电电压之间。进一步地，所述CANH总线与供电电压之间的放电通路，以及所述CANL总线与供电电压之间的放电通路均由高压PMOS管、高压NMOS管和低压NMOS管相互连接组成。进一步地，当总线由显性状态向隐形状态跳变时，所述低压NMOS管的栅极由脉冲驱动一次。进一步地，所述高压PMOS管上还连接用于保护该高压PMOS管的栅氧不被击穿的二极管。进一步地，所述高压PMOS管上还连接用于提供该高压PMOS管的栅极电位，确保该高压PMOS管处于开通状态的电阻。进一步地，还包括接收器，所述CANH总线和CANL总线分别连接在所述接收器的两个输入端，所述接收器和所述CANH总线、所述CANL总线之间设置低通滤波器。进一步地，所述低通滤波器由分别连接在所述CANH总线和CANL总线上的电阻以及电容连接组成。进一步地，还包括，连接在所述CANH总线与PMOS管之间，以及所述CANL总线与NMOS管之间的二极管。本专利技术的一种抗干扰的CAN总线架构，其有益效果在于：本专利技术通过三种机制，可以克服寄生电感引起的总线电压波动，适用于长距离电缆通信，使得CAN总线的长距离通信得以正常进行。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为传统的CAN收发器结构；图2为CAN总线长距离传输的典型通信波形；图3为专利技术提出的抗干扰CAN总线架构；图4为专利技术中抗干扰放电通路的结构图；图5为专利技术中抗干扰放电通路的具体实现图；图6为本专利技术中的长距离传输波形图。具体实施方式下面结合附图对本公开实施例进行详细描述。以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。参考图1，附图1中示出了常规CAN收发器结构。PMOS管10和二极管11连接电源和CANH总线，NMOS管13和二极管12连接地和CANL总线，接收器17两个输入端分别连接CANH总线和CANL总线，用于检测CANH总线和CANL总线的电压，并且输出到逻辑RXD。在长距离通信时，CANH总线和CNAL总线伴随着较大的第一寄生电感14和第二寄生电感15连接到负载16。参考图2，附图2中示出了典型的CAN总线通信波形。在隐性状态下(输入逻辑1)，CANH＝CANL；在显性状态下(输入逻辑0)，CANH被拉高，CANL被拉低。由于线缆寄生电感的影响，在由显性状态跳变到隐性状态时候，总线间会有较大的毛刺电压，接受端检测后会输出毛刺信号，影响正常的通信。接下来，参考附图3-6，说明本专利技术的抗干扰CAN总线架构。参考图3，附图3中示出本专利技术提出的抗干扰CAN总线架构。第一电流源30，第一电容31和PMOS管32用于驱动CANH总线，第二电流源37，第二电容36和NMOS管35用于驱动CANL总线。在接收器3f和CANH总线和CANL总线之间，插入由第一电阻3c、第二电阻3d和电容3e组成的低通滤波器。并且，在CANH总线和CANL总线之间，插入一个短时间放电通路。在总线由显性状态跳变到隐性状态时候，PMOS管32和NMOS管35应缓慢关断，这样，总线端及寄生电感中的电流会缓慢减少，不会在总线上产生较大的毛刺电压。上管PMOS管32慢速关断由第一电流源30和米勒电容，即上述第一电容31来控制，下管NMOS管35慢速关断由第二电流源37和米勒电容，即上述第二电容36来控制。同时，在接收器3f的输入端和总线之间插入RC滤波器，第一电阻3c、第二电阻3d和电容3e，以减少或消除总线上电压。并且，在总线CANH和CANL之间插入短时间放电通路3b以消除寄生电感中的冗余能量。参考图4，附图4中示出本发本文档来自技高网...

【技术保护点】
1.一种抗干扰的CAN总线架构，包括CANH总线和CANL总线，所述CANH总线通过PMOS管连接电源，所述CANL总线通过NMOS管接地，其特征在于，还包括：/n第一电流源和第一电容，与所述PMOS管连接，用于控制所述PMOS管慢速关断；/n第二电流源和第二电容，与所述NMOS管连接，用于控制所述NMOS管慢速关断。/n

【技术特征摘要】
1.一种抗干扰的CAN总线架构，包括CANH总线和CANL总线，所述CANH总线通过PMOS管连接电源，所述CANL总线通过NMOS管接地，其特征在于，还包括：
第一电流源和第一电容，与所述PMOS管连接，用于控制所述PMOS管慢速关断；
第二电流源和第二电容，与所述NMOS管连接，用于控制所述NMOS管慢速关断。


2.根据权利要求1所述的抗干扰的CAN总线架构，其特征在于，还包括放电通路，所述放电通路连接在所述CANH总线与供电电压之间，以及所述CANL总线与供电电压之间。


3.根据权利要求2所述的抗干扰的CAN总线架构，其特征在于，所述CANH总线与供电电压之间的放电通路，以及所述CANL总线与供电电压之间的放电通路均由高压PMOS管、高压NMOS管和低压NMOS管相互连接组成。


4.根据权利要求3所述的抗干扰的CAN总线架构，其特征在于，当总线由显性状态向隐形状态跳变时，所述低压NMOS管的栅极由脉冲驱动一次。

【专利技术属性】
技术研发人员：万明亮，恽廷华，
申请(专利权)人：上海川土微电子有限公司，
类型：发明
国别省市：上海;31