用于GPU中的页映射的专门机制制造技术

本发明专利技术提供减少或消除用于检索地址转译信息的系统存储器存取的电路、方法和设备。在一个实例中，通过用条目预填充图形ＴＬＢ来减少或消除这些存取，所述条目用于将由ＧＰＵ使用的虚地址转译成由系统存储器使用的实地址。通过锁定或限制所述图形ＴＬＢ中显示存取所需的条目来维持转译信息。这可通过将存取限制在所述图形ＴＬＢ中的某些位置，通过将旗标或其它识别信息存储在所述图形ＴＬＢ中，或通过其它适当的方法来完成。在另一实例中，系统ＢＩＯＳ为ＧＰＵ分配存储器空间，所述存储器空间存储基地址和地址范围。通过将所述地址范围中的虚地址添加到所述基地址来转译所述虚地址。

【技术实现步骤摘要】

本专利技术涉及消除或减少用于检索系统存储器显示数据存取所需的地址转译信息的系 统存储器存取。背景技木图形处理单元(GPU)被包含作为计算机、视频游戏、汽车导航和其它电子系统的 一部分，以便在监视器或其它显示装置上产生图形图像。待开发的最初的GPU将像素值 (即，实际显示的颜色)存储在称为帧缓冲器的局部存储器中。从那时起，GPU (尤其是由加州圣克拉拉的NVIDIA公司设计和开发的GPU)的复 杂性已显著增加。存储在帧缓冲器中的数据的大小和复杂性同样增加。这种图形数据现 不仅包含像素值，而且包含纹理、纹理描述符、遮影器程序指令和其它数据及命令。这 些帧缓冲器现因认可了其扩展的作用而常被称为图形存储器。直到最近，GPU已经由高级图形端口或AGP总线与中央处理单元和计算机系统中的 其它装置通信。虽然开发出这种总线的较快版本，但其不能够将足够的图形数据传送到 GPU。因此，图形数据存储在GPU可用的局部存储器中，而不必经过AGP端口。幸运 的是，已开发出一种新的总线，其是外围组件互连(PCI)标准的增强版本，或称PCIE (PCI express)。 NVIDIA公司已对这种总线协议和所引起的实施方案进行了很大程度的 改进和改良。这进而已允许为了利于经由PCIE总线存取的系统存储器而消除局部存储 器。由于图形存储器位置的变化而产生了各种复杂情况。 一种复杂情况是，GPU使用虚 地址跟踪数据存储位置，而系统存储器使用实地址。为了从系统存储器读取数据，GPU 将其虚地址转译为实地址。如果这一转译花费过多的时间，那么系统存储器可能不会以 足够快的速度将数据提供到GPU。对于必须持续且快速地提供到GPU的像素或显示数据 来说尤其如此。如果将虚地址转译为实地址所需的信息没有存储在GPU上，那么这种地址转译可能 花费过多的时间。明确地说，如果此转译信息在GPU上不可用，那么需要第一存储器存 取来从系统存储器中检索所述转译信息。只有这样，才可在第二存储器存取中从系统存 储器读取显示数据或其它所需数据。因此，第一存储器存取串联于第二存储器存取之前， 因为在没有第一存储器存取所提供的地址的情况下无法进行第二存储器存取。额外的第 一存储器存取可能长达1 usee,从而大大减缓读取显示数据或其它所需数据的速率。因此，需要消除或减少用于从系统存储器检索地址转译信息的这些额外存储器存取 的电路、方法和设备。
技术实现思路
因此，本专利技术实施例提供消除或减少用于检索系统存储器显示数据存取所需的地址 转译信息的系统存储器存取的电路、方法和设备。明确地说，地址转译信息存储在图形 处理器中。这减少或消除对于用于检索转译信息的单独系统存储器存取的需要。由于不 需要额外的存储器存取，所以处理器可更快地转译地址并从系统存储器读取所需的显示 数据或其它数据。本专利技术的示范性实施例通过用条目预填充称为图形转译后备缓冲器(图形TLB)的 高速缓冲存储器来消除或减少加电之后对于地址转译信息的系统存储器存取，所述条目 可用于将由GPU使用的虚地址转译成由系统存储器使用的实地址。在本专利技术的特定实施 例中，用显示数据所需的地址信息来预填充图形TLB,但在本专利技术的其它实施例中，用 于其它类型的数据的地址也可预填充图形TLB。这防止原本需要用来检索必要的地址转 译信息的额外系统存储器存取。加电之后，为了确保所需的转译信息维持在图形处理器上，锁定或以另外的方式限 制图形TLB中的显示存取所需的条目。这可通过将存取限制在图形TLB中的某些位置， 通过将旗标或其它识别信息存储在图形TLB中，或通过其它适当的方法来完成。这防止 重写原本需要从系统存储器再次读取的数据。本专利技术的另一示范性实施例通过存储系统BIOS所提供的系统存储器的较大连续区 块的基地址和地址范围来消除或减少对于地址转译信息的存储器存取。加电或发生其它 适当的事件时，系统BIOS向GPU分配较大存储器区块，其可称为"划出区(carveout)"。 GPU可将此较大存储器区块用于显示数据或其它数据。GPU将基地址和范围存储在芯片 上，例如存储在硬件寄存器中。当由GPU使用的虚地址将被转译成实地址时，进行范围检査以查明虚地址是否在划 出区的范围内。在本专利技术的特定实施例中，通过使划出区的基地址对应于虚地址零来对 此进行简化。划出区中的最高虚地址则对应于实地址的范围。如果待转译的地址在划出 区的虚地址的范围内，那么可通过将基地址添加到虚地址而将虚地址转译成实地址。如 果待转译的地址不在此范围内，那么可使用图形TLB或页表来转译所述地址。本专利技术的各个实施例可包含本文描述的这些或其它特征中的一个或一个以上特征。 可参看以下具体实施方式和附图来获得对本专利技术的性质和优点的更好的理解。附图说明图1是通过包含本专利技术实施例而改进的计算系统的方框图；图2是通过包含本专利技术实施例而改进的另一计算系统的方框图；图3是说明根据本专利技术实施例的存取存储在系统存储器中的显示数据的方法的流程图；图4A-C说明根据本专利技术实施例在存取显示数据的方法期间计算机系统中命令和数 据的传递；图5是说明根据本专利技术实施例的存取系统存储器中的显示数据的另一方法的流程图；图6说明根据本专利技术实施例在存取显示数据的方法期间计算机系统中命令和数据的 传递；图7是符合本专利技术实施例的图形处理单元的方框图；和图8是根据本专利技术实施例的图形卡的图。具体实施方式图1是通过包含本专利技术实施例而改进的计算系统的方框图。此方框图包含中央处理 单元(CPU)或主机处理器100、系统平台处理器(SPP) 110、系统存储器120、图形处 理单元(GPU) 130、媒体通信处理器(MCP) 150、网络160，和内部及外围装置270。 还包含帧缓冲器、局部或图形存储器140，但用虚线展示。虚线指示虽然常规计算机系 统包含此存储器，但本专利技术实施例允许将其移除。该图与所包含的其它图一样，是仅出 于说明性目的而展示的，且不限制本专利技术的可能的实施例或扠利要求书。CPU IOO经由主机总线105连接到SPP 110。 SPP IIO经由PCIE总线135与图形处 理单元130通信。SPP110经由存储器总线125从系统存储器120读取数据和将数据写入 到系统存储器120。 MCP 150经由例如HyperTransport总线155的高速连接与SPP 110通 信，并将网络160和内部及外围装置170连接到计算机系统的剩余部分。图形处理单元 130经由PCIE总线135接收数据，并产生用于通过监视器或其它显示装置(未图示)进 行显示的图形和视频图像。在本专利技术其它实施例中，图形处理单元包含在集成图形处理 器(IGP)中，使用所述集成图形处理器代替SPPllO。在另外其它实施例中，可使用通 用GPU作为GPU 130。CPU IOO可以是处理器，例如所属领域的技术人员众所周知的由Intel公司或其它供 应商制造的那些处理器。SPP 110和MCP 150统称为芯片集。系统存储器120通常是排 列成许多双线内存储器模块(DIMM)的许多动态随机存取存储器装置。图形处理单元 130、 SPP 110、 MCP150和IGP (如果使用的话)优选地由NVIDIA公司制造。图形处理单元130可能位于图形卡上，而本文档来自技高网...

【技术保护点】
一种使用图形处理器来检索数据的方法，其包括：请求存取系统存储器中的存储器位置；接收所述系统存储器中存储器位置的至少一个区块的地址信息，所述地址信息包含识别至少一个实存储器地址的信息；以及将对应于所述实存储器地址的页表 条目存储在高速缓冲存储器中；其中接收所述地址信息，且在不等待高速缓冲存储器未中的情况下将所述页表条目存储在所述高速缓冲存储器中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：彼得C童，桑尼S杨，凯文J克兰楚施，加里D洛伦森，凯曼吴，阿希什K考尔，科林恩S凯斯，斯特凡A戈特沙尔克，丹尼斯K马，
申请(专利权)人：辉达公司，
类型：发明
国别省市：US[美国]