一种激光脉冲测距双阀值高精度时刻签别电路制造技术

本实用新型专利技术公开了一种激光脉冲测距双阀值高精度时刻签别电路，包括高速锁存双比较器U6、电阻R18、电阻R62、电阻R65、电阻R66、电阻R71、电阻R72、电阻R73、电容C7、电容C9、电容C62、电容C64、电容C71、电容C72、C‑end信号端、RX信号端及RX1‑信号端。有益效果：本实用新型专利技术可让整个时刻签别电路稳定可靠地工作，且通过前/后级比较器双阀值比较输出实现高精度时刻签别，本实用新型专利技术高通微分电路采用无源RC电路，因为无源RC电路相对有源RC电路更简洁成本也更低，而无源RC电路在信号幅值附近处引起的一阶函数影响可通过程序优化解决。

【技术实现步骤摘要】
一种激光脉冲测距双阀值高精度时刻签别电路
本技术涉及用于激光脉冲测距的电子领域，具体来说，涉及一种激光脉冲测距双阀值高精度时刻签别电路。
技术介绍
在激光脉冲测距设备/工具中，目前采用的时刻签别方案有两种，一是前沿时刻签别方案，一是FPGA+高速ADC形心算法方案，其中前沿时刻签别方案成本较低，但基于这种方案的产品性能较低，关键性能指标测距只能1Km左右，误差1m左右，测量误差有如下关系，△L＝Cx(△t1+△t2/SNR)/2，这里C为光速，△t1为计时脉冲周期，例如TDC-GP2得周期为50PS，△t2为发射的激光脉宽，例如为100ns，SNR为接受模块的信噪比，一般为10，则△t2/SNR远大于△t1，这意味着测量误差主要由时间飘移Cx△t2/(2xSNR)部分决定，所以由这我们不难知道信噪比不但影响测距还影响误差，又考虑到接收模块一般没有采用自动增益控制以降低成本，这就造成接收信号幅度会随测量距离而变化，进而导致接收信号的时刻签别会随信号幅度变化，这样就会引起计时时间时间漂移从而导致如此的不可控误差。如图2所示，可直观看出接收信号幅度变化引起的时间漂移原因，为尽量减小这种接收信号幅度变化引起的时间漂移造成的测量误差，在实际生产中增加了长/中/短距三道标定校准工序，这三道校准工序的增加不但引起人力成本增加，还导致生产效率低下，综合来看，这方案性价比不容乐观；FPGA+高速ADC形心算法方案是通过高速ADC采样还原接收的激光脉冲波形并通过算法计算波形中心到达时刻从而实现时刻签别，其实质是通过软/硬件实现波形中心到达时刻签别，基于这方案的产品性能指标较高，测距能达3km，实际误差分米级别，但增加的FPGA开发导致开发周期延长加上FPGA开发需要的高薪人力成本导致整个开发成本大幅增加，并且FPGA+高速ADC这两个元器件成本较贵，综合来看，这方案性价比也很不好。而本技术采用的是基于高通阻容过零时刻签别方案，如图3所示中，可看出这种时刻签别不会有接收信号幅度信号变化引起的签别时刻漂移，从而增加不可控的测量误差问题，其实质是通过硬件实现波形中心到达时刻签别，相对于FPGA+高速ADC形心算法方案，性能指标差不多，由于都是接收信号大于噪声幅值就能测距，最大测距达3km，误差达厘米级别(但特别注意高通阻容过零时刻签别方案可以升级锁存比较器性能就能提高测量误差至毫米级别)，但从成本来看，高通阻容过零时刻签别方案有很大优势，因为这个方案主要元器件TDC-GP2+高速双通道锁存比较器的成本比FPGA+高速ADC便宜很多，在生产中也不用长/中/短距三道标定工序，不但降低了人工成本还提高了生产效率，是性价比最好的方案，但这个方案要解决的主要问题有两个，一是怎样防止过零主比较器在激光信号没到达前容易受干扰而误触发输出导致时刻签别电路的工作不稳定问题，二是怎样减小高通微分RC电路在信号幅值附近处引起的一阶函数影响。针对相关技术中的问题，目前尚未提出有效的解决方案。
技术实现思路
针对相关技术中的问题，本技术提出一种激光脉冲测距双阀值高精度时刻签别电路，以克服现有相关技术所存在的上述技术问题。为此，本技术采用的具体技术方案如下：一种激光脉冲测距双阀值高精度时刻签别电路，包括高速锁存双比较器U6、电阻R18、电阻R62、电阻R65、电阻R66、电阻R71、电阻R72、电阻R73、电容C7、电容C9、电容C62、电容C64、电容C71、电容C72、C-end信号端、RX信号端及RX1-信号端；所述高速锁存双比较器U6的第三端、第四端及第六端相互连接并接地，所述高速锁存双比较器U6的第七端依次与所述电阻R65的一端、所述电阻R66的一端及所述电容C64的一端连接，所述电阻R65的另一端与电源连接，所述电阻R66的另一端与所述电容C64的另一端连接并接地，所述高速锁存双比较器U6的第八端依次与所述电容C71的一端、所述电阻R71的一端及所述RX1-信号端连接，所述电阻R71的另一端接地，所述电容C71的另一端与所述RX信号端连接，所述高速锁存双比较器U6的第二端依次与所述电容C62的一端及所述电阻R62的一端连接，所述电阻R62的另一端依次与所述电容C62的另一端、所述电阻R73的一端、所述电容C72的一端、所述电阻R72的一端及所述高速锁存双比较器U6的第十三端连接，所述电阻R73的另一端接地，所述电容C72的另一端依次与所述电阻R72的另一端及所述高速锁存双比较器U6的第十六端连接，所述高速锁存双比较器U6的第十五端与所述C-end信号端连接，所述高速锁存双比较器U6的第十四端及第十端接地，所述高速锁存双比较器U6的第十一端依次与所述电容C9的一端及电源连接，所述电容C9的另一端接地，所述高速锁存双比较器U6的第九端依次与所述电阻R18的一端及所述电容C7的一端连接，所述电阻R18的另一端接地，所述电容C7的另一端与所述RX信号端连接。进一步的，所述电容C71选择为后级放大的激光脉冲信号耦合电容。进一步的，所述电容C9选择为电源滤波电容。本技术的有益效果为：本技术采用较低成本的高速锁存双比较器实现了高通阻容过零时刻签别方案，通过前级比较器预签别来控制后级比较器的比较/锁存状态，从而防止激光信号到达前出现后级比较器因干扰导致误触发，进而让整个时刻签别电路稳定可靠地工作，且通过前/后级比较器双阀值比较输出实现高精度时刻签别，本技术高通微分电路采用无源RC电路，因为无源RC电路相对有源RC电路更简洁成本也更低，而无源RC电路在信号幅值附近处引起的一阶函数影响可通过程序优化解决。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是根据本技术实施例的一种激光脉冲测距双阀值高精度时刻签别电路的示意图；图2是前沿时刻签别的示意图；图3是高通阻容时刻签别的示意图。具体实施方式为进一步说明各实施例，本技术提供有附图，这些附图为本技术揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理，配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本技术的优点，图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。根据本技术的实施例，提供了一种激光脉冲测距双阀值高精度时刻签别电路。现结合附图和具体实施方式对本技术进一步说明，如图1所示，根据本技术实施例的激光脉冲测距双阀值高精度时刻签别电路，包括高速锁存双比较器U6、电阻R18、电阻R62、电阻R65、电阻R66、电阻R71、电阻R72、电阻R73、电容C7、电容C9、电容C62、电容C64、电容C71、电容C72、C-end信号端、RX信号端及RX1-信号端；本文档来自技高网...

【技术保护点】
1.一种激光脉冲测距双阀值高精度时刻签别电路，其特征在于，包括高速锁存双比较器U6、电阻R18、电阻R62、电阻R65、电阻R66、电阻R71、电阻R72、电阻R73、电容C7、电容C9、电容C62、电容C64、电容C71、电容C72、C-end信号端、RX信号端及RX1-信号端；/n其中，所述高速锁存双比较器U6的第三端、第四端及第六端相互连接并接地，所述高速锁存双比较器U6的第七端依次与所述电阻R65的一端、所述电阻R66的一端及所述电容C64的一端连接，所述电阻R65的另一端与电源连接，所述电阻R66的另一端与所述电容C64的另一端连接并接地，所述高速锁存双比较器U6的第八端依次与所述电容C71的一端、所述电阻R71的一端及所述RX1-信号端连接，所述电阻R71的另一端接地，所述电容C71的另一端与所述RX信号端连接，所述高速锁存双比较器U6的第二端依次与所述电容C62的一端及所述电阻R62的一端连接，所述电阻R62的另一端依次与所述电容C62的另一端、所述电阻R73的一端、所述电容C72的一端、所述电阻R72的一端及所述高速锁存双比较器U6的第十三端连接，所述电阻R73的另一端接地，所述电容C72的另一端依次与所述电阻R72的另一端及所述高速锁存双比较器U6的第十六端连接，所述高速锁存双比较器U6的第十五端与所述C-end信号端连接，所述高速锁存双比较器U6的第十四端及第十端接地，所述高速锁存双比较器U6的第十一端依次与所述电容C9的一端及电源连接，所述电容C9的另一端接地，所述高速锁存双比较器U6的第九端依次与所述电阻R18的一端及所述电容C7的一端连接，所述电阻R18的另一端接地，所述电容C7的另一端与所述RX信号端连接。/n...

【技术特征摘要】
1.一种激光脉冲测距双阀值高精度时刻签别电路，其特征在于，包括高速锁存双比较器U6、电阻R18、电阻R62、电阻R65、电阻R66、电阻R71、电阻R72、电阻R73、电容C7、电容C9、电容C62、电容C64、电容C71、电容C72、C-end信号端、RX信号端及RX1-信号端；
其中，所述高速锁存双比较器U6的第三端、第四端及第六端相互连接并接地，所述高速锁存双比较器U6的第七端依次与所述电阻R65的一端、所述电阻R66的一端及所述电容C64的一端连接，所述电阻R65的另一端与电源连接，所述电阻R66的另一端与所述电容C64的另一端连接并接地，所述高速锁存双比较器U6的第八端依次与所述电容C71的一端、所述电阻R71的一端及所述RX1-信号端连接，所述电阻R71的另一端接地，所述电容C71的另一端与所述RX信号端连接，所述高速锁存双比较器U6的第二端依次与所述电容C62的一端及所述电阻R62的一端连接，所述电阻R62的另一端依次与所述电容C62的另一端...

【专利技术属性】
技术研发人员：彭玉刚，
申请(专利权)人：彭玉刚，
类型：新型
国别省市：福建;35