【技术实现步骤摘要】
一种芯片管脚电路、芯片及装置
本专利技术涉及集成电路
，尤其涉及一种芯片管脚电路和包含其的芯片及装置。
技术介绍
随着信息技术的发展，芯片需要集成的功能越来越多，需要对更多的数字控制信号或模拟信号进行接收和转换，芯片的管脚数量也越来越多，进行信号接收和转换的功耗也越来越大。
技术实现思路
本专利技术解决的问题是在不影响芯片管脚电路接收信号以及转换信号的同时，达到节约功耗的目的。为解决上述问题，本专利技术实施例提供一种芯片管脚电路，其包括：：芯片管脚、基准电压电路、比较电路，其中，所述比较电路包括多个比较器，每一所述比较器连接所述芯片管脚并从所述芯片管脚接收第一信号，所述基准电压电路生成多个基准电压并分别输出至对应的所述比较器，一所述比较器比较所述第一信号和所述基准电压，生成第一控制信号并传输至芯片内部电路和另一所述比较器，控制所述芯片内部电路和另一所述比较器。本专利技术实施例还提供了一种芯片，包括上述芯片管脚电路。本专利技术实施例还提供了一种装置，包括上述芯片管脚电路。
【技术保护点】
1.一种芯片管脚电路，其特征在于，包括：芯片管脚、基准电压电路、比较电路，其中，所述比较电路包括多个比较器，每一所述比较器连接所述芯片管脚并从所述芯片管脚接收第一信号，所述基准电压电路生成多个基准电压并分别输出至对应的所述比较器，一所述比较器比较所述第一信号和所述基准电压，生成第一控制信号并传输至芯片内部电路和另一所述比较器，控制所述芯片内部电路和另一所述比较器。/n
【技术特征摘要】
20200713 CN 20201066727031.一种芯片管脚电路，其特征在于，包括：芯片管脚、基准电压电路、比较电路，其中，所述比较电路包括多个比较器，每一所述比较器连接所述芯片管脚并从所述芯片管脚接收第一信号，所述基准电压电路生成多个基准电压并分别输出至对应的所述比较器，一所述比较器比较所述第一信号和所述基准电压，生成第一控制信号并传输至芯片内部电路和另一所述比较器，控制所述芯片内部电路和另一所述比较器。
2.根据权利要求1所述的芯片管脚电路，其特征在于：所述基准电压电路包括第一直流电源、接地端及串联在所述第一直流电源和接地端间的多个电阻。
3.根据权利要求1所述的芯片管脚电路，其特征在于：所述比较电路包括n（n>1）个比较器，第m（1<m<n）个所述比较器包括第一输入端、第二输入端、控制端和第一输出端，所述第一输入端连接至所述芯片管脚接收所述第一信号，所述控制端接收所述第一控制信号，所述第二输入端连接至所述基准电压电路接收所述基准电压，所述第一输出端输出所述第一控制信号至所述芯片内部电路和第m+1个所述比较器，分别控制所述芯片内部电路和第m+1个所述比较器；第1个所述比较器包括第一输入端、第二输入端、控制端和第一输出端，所述第一输入端连接至所述芯片管脚接收所述第一信号，所述控制端连接至外部电路接收第三控制信号，所述第二输入端连接至所述基准电压电路接收所述基准电压，所述第一输出端输出所述第一控制信号至所述芯片内部电路和第2个所述比较器，分别控制所述芯片内部电路和第2个所述比较器；第n个所述比较器包括第一输入端、第二输入端、控制端和第一输出端，所述第一输入端连接至所述芯片管脚接收所述第一信号，所述控制端接收所述第一控制信号，所述第二输入端连接至所述基准电压电路接收所述基准电压，所述第一输出端输出所述第一控制信号至所述芯片内部电路，控制所述芯片内部电路。
4.根据权利要求1-3任一项所述的芯片管脚电路，其特征在于：所述比较器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第二直流电源、接地端，其中，所述第一晶体管的第二极连接所述基准电压电路，所述第一晶体管的第一极连接所述第二晶体管的第二极，所述第一晶体管的栅极接收控制信号，所述第二晶体管的栅极和其第二极连接，所述第二晶体管的第一极连接所述接地端，所述第二晶体管的栅极还与所述第三晶体管的第二极、所述第四晶体管的栅极连接，所述第三晶体管的栅极接收控制信号，所述第三晶体管的第一极连接所述接地端，所述第四晶体管的第一极连接所述接地端，所述第四晶体管的第二极与所述第五晶体管的第一极、所述第六晶体管的第一极连接，所述第五晶...
【专利技术属性】
技术研发人员：刘杰，
申请(专利权)人：上海司南卫星导航技术股份有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。