平铺式预取和高速缓冲存储的深度缓冲器制造技术

一种３Ｄ图形管线包含对深度像素块的高速缓冲存储器进行馈送的预取机制。所述预取机制可为预测性的，其使用来自先前管线级的三角形几何信息来预装填所述高速缓冲存储器，因而实现存储器带宽效率的增加。可视需要利用ｚ值压缩技术来实现功率消耗和存储器带宽的进一步减少。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及图形处理器，且更特定来说本专利技术涉及包含在图形处理器中的3D 图形管线。
技术介绍
已利用图形引擎在固定的显示装置(例如计算机和电视机屏幕)上显示三维(3D) 图像。这些引擎通常包含在由常规交流电源插座供电的桌面系统中，且因此不会显著受 到功率消耗限制的约束。然而目前的趋势是将3D图形引擎并入到电池供电的手持装置 中。此类装置的实例包含移动电话和个人数字助理(PDA)。然而不幸的是，常规图形引 擎消耗大量的功率且因此不能良好地适用于这些低功率操作环境。图l是包含在常规3D图形引擎中的基本Open GL光栅化管线的示意性框图。如图 示，此实例的光栅化管线包含三角形设置级101、像素遮影级102、纹理映射级103、纹 理混合级104、剪切测试级105、 alpha测试级106、模板测试级107、隐藏表面去除(HSR) 级108、 alpha混合级109以及逻辑操作级110。在3D图形系统中，要显示的每一对象通常被划分为由顶点信息界定的表面三角形， 但也可利用其它图元形状。而且通常，图形管线经设计以处理对象或图像的连续成批的 三角形。任一给定批次的三角形可能与另一批次的三角形在视觉上重叠，且给定批次内 的三角形也可能彼此重叠。参看图1，三角形设置级101通过计算在稍后管线级执行的计算中将使用的设置系 数来"设置"每一三角形。像素遮影级102使用设置系数来计算每个三角形涵盖哪些像素。由于三角形可能彼 此重叠，因此具有不同深度的多个像素可能位于屏幕显示上的同一点处。特定来说，像 素遮影级101使用顶点信息对每一像素插入颜色、模糊度、深度值、纹理坐标、alpha值 等。可采用多种遮影技术中的任一种来实现此目的，且遮影操作可基于每个三角形或每 个像素而发生。纹理映射级103和纹理混合级104用以将纹理添加和混合到三角形处理批次中的每 一像素内。非常概括地，这是通过根据包含在顶点信息内的纹理坐标将预定义纹理映射 到像素上来完成的。和遮影的情况一样，可采用多种技术来实现纹理化。而且，也可实施已知为模糊度处理的技术。剪切测试级105用以丢弃包含在落在经显示场景的视场外的三角形部分(片段)中 的像素。通常，这是通过确定像素是否位于所谓的剪切矩形内来完成的。Alpha测试单元106基于与三角形的片段(更准确地说，包含在片段中的像素)相关 联的alpha值(透明度值)与参考alpha值之间的比较而有条件地丢弃所述片段。类似地， 模板测试基于每一片段与存储的模板值之间的比较而有条件地丢弃片段。HSR级108 (也称为深度测试级)基于具有相同显示位置的其它像素的深度值而丢 弃包含在三角形片段中的像素。通常，这是通过将正经受深度测试的像素的z轴值(深 度值)与存储在所谓z缓冲器(或深度缓冲器)的相应位置中的z轴值相比较来完成的。 在经测试像素的z轴值指示该像素将被z轴值存储在z缓冲器中的另一像素阻挡而看不 见时丢弃所述经测试像素。另一方面，在经测试像素将不被阻挡而看不见的情况下用经 测试像素的z轴值覆写z缓冲器值。在所述方式中，丢弃被阻挡而看不见的下层像素， 而保留上覆像素。alpha混合级109基于alpha值将经渲染像素与颜色缓冲器中先前存储的像素组合，以实现对象的透明度。逻辑操作单元110 —般地表示用于最终获得像素显示数据的其余杂项管线处理。在任何图形系统中，期望尽可能地节省处理器和存储器带宽，同时维持满意的性能。在带宽可能受限的便携式或手持装置的情况下尤其如此。而且，如先前说明，行业中尤其需要在处理3D图形以用于在便携式或手持装置上显示时最小化功率消耗并提高带宽效率。
技术实现思路
根据本专利技术实施例的一个方面，提供一种图形处理器，其包含光栅化管线，所述光 栅化管线包含多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素 数据。所述处理器进一步包含存储器，其存储由所述光栅化管线的处理级中的至少一者 利用的数据，且还包含预取机制，其在经处理像素到达所述至少一个处理级之前检索由 所述至少一个处理级利用的关于所述经处理像素的数据。根据本专利技术实施例的又一方面，提供一种图形处理器，其包含光栅化管线，所述光 栅化管线包含多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素数据，其中所述处理级包含隐藏表面去除(HSR)级。所述处理器进一步包含深度缓 冲器，其存储先前渲染的像素的深度值；存储器控制器，其检索所述先前渲染的像素的深度值；以及高速缓冲存储器，其耦合到所述管线的HSR级且存储由存储器控制器检索 的深度值。根据本专利技术实施例的又一方面，提供一种图形处理器，其包含光栅化管线，所述光 栅化管线包含多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素 数据，其中处理级包含隐藏表面去除(HSR)级。所述处理器进一步包含深度缓冲器， 其存储二维像素块的深度值；块地址生成器，其产生包含经处理像素的二维像素块的块 地址；高速缓冲存储器，其耦合到所述光栅化处理器的HSR级；以及存储器控制器，其 响应于所述块地址而从深度缓冲器中检索所述二维像素块的深度值，并将所述深度值存 储在所述高速缓冲存储器中。根据本专利技术实施例的又一方面，提供一种图形处理器，其包含光栅化管线，所述光栅化管线包含多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素数据；以及用于从主存储器预取数据并在像素数据通过所述光栅化管线到达所述处理 级中的至少一者之前将所述数据供应到所述至少一个处理级的装置。根据本专利技术实施例的又一方面，提供一种图形处理器，其包含光栅化管线，所述光 栅化管线包含多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素 数据，其中处理级包含隐藏表面去除(HSR)级。所述处理器进一步包含分级深度缓 冲器，其存储二维像素块的深度值；随机存取存储器，其耦合到所述HSR级且存储所述 二维像素块的深度值的最大深度值和最小深度值；块地址生成器，其产生包含经处理像 素的二维像素块的块地址；高速缓冲存储器，其耦合到所述光栅化处理器的HSR级；以 及存储器控制器，其响应于所述块地址而从深度缓冲器中检索所述二维像素块的深度值， 并将所述深度值存储在所述高速缓冲存储器中。根据本专利技术实施例的又一方面，提供一种图形处理器，其包含光栅化管线，所述光 栅化管线包含多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素 数据，其中所述处理级包含隐藏表面去除(HSR)级。所述处理器进一步包含深度缓冲 器，所述深度缓冲器包含与由所述光栅化管线渲染的像素数据相关联的深度值数据的二 维块，其中所述图元对象数据指示图元形状，且其中二维块的深度值数据在所述二维块 完全包含在含有经处理像素的图元形状内的情况下被压縮。根据本专利技术实施例的又一方面，提供一种图形处理方法，其包含将图元对象数据供应到光栅化管线，所述光栅化管线包含多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素数据；将由所述光栅化管线的处理级中的至少一者利用的数据存储在存储器中；以及在所述经处理像素到达所述至少一个处理级之前从所述存储器 预取由所述至少一个处理级利用的关于经处理像素的数据。根据本专利技术实施例的又一方面，提供一种图形处理方法，其包括将图本文档来自技高网...

【技术保护点】
一种图形处理器，其包括：　　　　光栅化管线，其包括多个连续布置的处理级，所述处理级从输入图元对象数据渲染出显示像素数据；　　　　存储器，其存储由所述光栅化管线的所述处理级中的至少一者利用的数据；以及　　　　预取机制，其在经处理像素到达所述至少一个处理级之前检索由所述至少一个处理级利用的关于所述经处理像素的数据。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：迈克尔休安德森，丹明伦庄，杰弗里希普佩，拉雅拉金德尔库马尔达万，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]