减少半导体结构中有效氧化物厚度的方法技术

公开了用于形成具有按比例缩放的有效氧化物厚度的半导体结构的方法和设备。在实施方式中，一种方法包括以下步骤：在氮化钛(TiN)层的第一表面的顶上沉积具有第一表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的第一表面的顶上；使非晶硅覆盖层的第一表面与含氮气体接触；以及将膜堆叠物退火。

【技术实现步骤摘要】
【国外来华专利技术】减少半导体结构中有效氧化物厚度的方法
本公开内容的实施方式大体上涉及电子装置处理，且更具体地涉及减小膜堆叠物的有效氧化物厚度及膜堆叠物的成分，例如含高k电介质的材料和界面层(interfaciallayer)材料。
技术介绍
金属栅/高k堆叠物正在越来越多地用于7nm技术节点及以后的金属氧化物半导体场效应晶体管(MOSFET)中。然而，专利技术人已经发现本领域仍然存在许多挑战。尤其是，移动装置、互联网和机器学习的快速增长要求对低功耗的更高级节点(n<10nm)具有更高的晶体管技术性能。这种需求要求摩尔定律的延续，以缩小一个或多个晶体管的尺寸，同时增加芯片上的晶体管密度。由于对芯片制造技术的不断小型化的永恒需求，对于包括高k介电层的膜堆叠物来说，有效氧化物厚度(EOT)的减小在FinFET制造中变得越来越重要。专利技术人已经发现，在半导体装置的制造过程中在高k介电层退火期间用非晶硅(a-Si)膜覆盖(cap)高k介电层是减小有效氧化物厚度的有效方法；然而，高于800摄氏度的退火温度有问题地导致a-Si结晶和聚结(agglomerate)，从而导致膜厚度和成分的不均匀，并降低了装置的可靠性。因此，专利技术人提供了用于形成具有减小的有效氧化物厚度的半导体结构的改进方法和设备，及用于减少a-Si在高温聚结的方法。
技术实现思路
本文提供了用于形成具有减小的有效氧化物厚度的半导体结构的方法和设备。在一些实施方式中，一种用于形成具有减小的有效氧化物厚度的半导体结构的方法包括以下步骤：在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。在一些实施方式中，一种减小膜堆叠物的有效氧化物厚度的方法包括以下步骤：在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。在一些实施方式中，一种用于形成具有减小的有效氧化物厚度的半导体结构的方法包括以下步骤：在氮化钛(TiN)层的顶上直接沉积具有顶表面的非晶硅覆盖层，其中氮化钛层直接在设置在膜堆叠物内的高k介电层的顶上，且其中高k介电层直接在设置在膜堆叠物内的界面层的顶上；在约300摄氏度至约600摄氏度的温度使非晶硅覆盖层的顶表面与肼(hydrazine)气体或肼蒸气接触约30秒至约5分钟；在约700至1000摄氏度的温度将膜堆叠物退火；及移除非晶硅覆盖层。在一些实施方式中，本公开内容涉及一种非暂时性计算机可读介质，具有储存在该非暂时性计算机可读介质上的指令，当指令被执行时使用于形成具有减小的有效氧化物厚度的半导体结构的方法发生，该方法包括以下步骤：在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。下面描述了本公开内容的其他和进一步的实施方式。附图说明可通过参考在附图中描述的本公开内容的说明性实施方式来理解上面简要概述并且在下面更详细地讨论的本公开内容的实施方式。然而，附图仅显示了本公开内容的典型实施方式，因此不应视为对范围的限制，因为本公开内容可允许其他等效的实施方式。图1是根据本公开内容的一些实施方式的形成半导体装置的方法的流程图。图2A至2E是根据本公开内容的一些实施方式的在图1的处理工序的不同阶段期间的基板的说明性截面图。图3是适合于根据本公开内容执行方法和形成装置的装置。图4是根据本公开内容的一些实施方式的用于形成具有减小的有效氧化物厚度的半导体结构的方法的流程图。图5是根据本公开内容的一些实施方式的用于形成具有减小的有效氧化物厚度的半导体结构的方法的流程图。为便于理解，在可能的情况下使用了相同的附图标记来表示这些图中共有的相同元件。这些图未按比例绘制，且为清楚起见可简化。一个实施方式的元件和特征可有益地并入其他实施方式中，而无需进一步叙述。具体实施方式本公开内容的实施方式提供了用于形成半导体结构的方法和减小膜堆叠物的有效氧化物厚度的方法。例如，在一些实施方式中，一种用于形成具有按比例缩放的(scaled)有效氧化物厚度的半导体结构的方法包括：在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中，氮化钛层在高k介电层之上，该高k介电层设置在膜堆叠物内；使非晶硅覆盖层的顶表面与含氮气体接触；以及将膜堆叠物退火。本公开内容的方法在高温退火期间在适合于减少或消除非晶硅的聚结的条件下，用含氮气体或蒸气处理非晶硅(a-Si)。专利技术人已经观察到，在高温退火期间减少或消除非晶硅的聚结有利地增加了高k介电层的覆盖率和均匀性。通过在退火之前用含氮的气体或蒸气(诸如肼)处理沉积的非晶硅来防止、减少或消除退火期间的非晶硅的聚结。专利技术人已经观察到，根据本公开内容处理非晶硅有利地保持了非晶硅覆盖层或膜在降低膜堆叠物(包括例如高k介电层和界面层)的有效氧化物厚度方面的效力。根据本公开内容的按比例缩放的或减小的有效氧化物厚度可适合于获得期望的半导体装置或在半导体装置中使用的期望的膜堆叠物。本公开内容的实施方式可有利地使用原子层沉积(ALD)工艺而形成，并且可在可经受进一步处理的装置内使用。在一些实施方式中，本公开内容的方法有利地提供了具有期望的或预定的有效氧化物厚度的膜堆叠物，这种膜堆叠物适合在7nm技术节点及以后的鳍式场效晶体管(FinFET)中使用。在实施方式中，本公开内容的膜堆叠物的有效氧化物厚度是预定的。例如，本公开内容的膜堆叠物的期望的有效氧化物厚度可被设定目标为厚度在8至9埃之间。在实施方式中，与没有使用本公开内容的方法制成的基本上相似的膜堆叠物相比，本公开内容的膜堆叠物的有效氧化物厚度可减小约0.5至2.0埃。图1是根据本公开内容的一些实施方式的形成半导体装置的方法100的流程图。方法100关于图2A-2E中所描绘的沉积包括非晶硅的各种层的各阶段而被描述于下，且可例如在合适的处理腔室(例如图3中的处理腔室16)中执行。可用于执行本文所公开的方法的示例性处理系统可包括(但不限于)可从加州圣克拉拉市的应用材料公司商购的或品牌处理系统中的任一系统。在2008年7月29日授予Lai等人的名称为“用于使用原子层沉积技术沉积钨层的方法(Methodsfordepositingtungstenlayersemployingatomiclayerdepositiontechniques)”的共同拥有的第7,405,158号美国专利中公开了合适的群集工具和处理腔室的非限制性示例。其他处理腔室(包括可从其他制造商处获得的处理腔室)也可结合于本文提供的教导而适当地使用。方法100通常在提供给处理腔室(诸如适于执行循环沉积(cyclicaldeposition)(诸如原子层沉积)的处理腔室)的处理空间的基板200上执行。尽管在图1中未显示，但是在实施方式本文档来自技高网...

【技术保护点】
1.一种用于形成具有减小的有效氧化物厚度的半导体结构的方法，包含以下步骤：/n在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中所述氮化钛层在设置在膜堆叠物内的高k介电层的顶上；/n使所述非晶硅覆盖层的所述顶表面与含氮气体接触；以及/n将所述膜堆叠物退火。/n

【技术特征摘要】
【国外来华专利技术】20181204 US 62/775,218;20191201 US 16/699,7121.一种用于形成具有减小的有效氧化物厚度的半导体结构的方法，包含以下步骤：
在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中所述氮化钛层在设置在膜堆叠物内的高k介电层的顶上；
使所述非晶硅覆盖层的所述顶表面与含氮气体接触；以及
将所述膜堆叠物退火。


2.如权利要求1所述的方法，其中所述含氮气体包含肼蒸气。


3.如权利要求1或2所述的方法，其中所述含氮气体在约300摄氏度至约600摄氏度的温度接触所述非晶硅覆盖层的顶表面。


4.如权利要求1至3所述的方法，其中所述含氮气体在约450摄氏度至约500摄氏度的温度接触所述非晶硅覆盖层的顶表面。


5.如权利要求1至4任一所述的方法，其中所述含氮气体接触所述非晶硅覆盖层的顶表面约30秒至约5分钟。


6.如权利要求1至5任一所述的方法，其中退火是在约700至1000摄氏度的温度进行的。


7.如权利要求1至6任一所述的方法，其中继退火之后，进一步包含以下步骤：蚀刻所述非晶硅覆盖层。


8.如权利要求1至7任一所述的方法，进一步包含以下步骤：蚀刻所述非晶硅覆盖层，其中继...

【专利技术属性】
技术研发人员：李鲁平，陈世忠，大东和也，董琳，陈哲波，杨逸雄，史蒂文·洪，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US