晶体管的驱动系统技术方案

本发明专利技术提供了一种晶体管的驱动系统，叠加模块将PWM信号与晶体管的集电极电压检测信号叠加生成叠加信号，叠加信号输入驱动电路，由于叠加信号可以实时反映PWM信号与集电极电压检测信号的电压，驱动电路可以根据所述叠加信号判定所述集电极电压是否过压，以及根据所述叠加信号驱动所述晶体管，同时起到驱动晶体管以及检测晶体管的集电极电压的功能，实现对所述晶体管进行过压保护的功能。

【技术实现步骤摘要】
晶体管的驱动系统
本专利技术涉及电子电力
，尤其涉及一种晶体管的驱动系统。
技术介绍
作为电子开关的晶体管(如IGBT)在各种不同的应用中，会出现晶体管电压过高而失效的情况；例如在电磁感应加热应用中，当存在电压浪涌、不稳定电网或者雷击时，晶体管的集电极电压会达到很高水平，过高的集电极电压容易使晶体管失效，故需对晶体管的集电极电压进行检测并保护。目前，常规的晶体管集电极电压保护方法通常是在外围增加额外的保护电路，对晶体管的集电极电压进行检测和保护，这种方法需要增加很多电子元件及管脚，导致成本较高且管脚利用率较低，不符合集成电路小型化、高功率密度的发展趋势。
技术实现思路
本专利技术的目的在于提供一种晶体管的驱动系统，以解决现有的晶体管集电极电压保护方法中成本较高且管脚利用率较低的问题。为了达到上述目的，本专利技术提供了一种晶体管的驱动系统，包括：信号生成模块，用于生成PWM信号；信号叠加模块，与所述信号生成模块连接，用于将所述PWM信号与表征所述晶体管的集电极电压的集电极电压检测信号叠加生本文档来自技高网...

【技术保护点】
1.一种晶体管的驱动系统，其特征在于，包括：/n信号生成模块，用于生成PWM信号；/n信号叠加模块，与所述信号生成模块连接，用于将所述PWM信号与表征所述晶体管的集电极电压的集电极电压检测信号叠加生成叠加信号；以及，/n驱动电路，与所述信号叠加模块连接，根据所述叠加信号判定所述晶体管的集电极电压是否过压，以及根据所述叠加信号驱动所述晶体管。/n

【技术特征摘要】
1.一种晶体管的驱动系统，其特征在于，包括：
信号生成模块，用于生成PWM信号；
信号叠加模块，与所述信号生成模块连接，用于将所述PWM信号与表征所述晶体管的集电极电压的集电极电压检测信号叠加生成叠加信号；以及，
驱动电路，与所述信号叠加模块连接，根据所述叠加信号判定所述晶体管的集电极电压是否过压，以及根据所述叠加信号驱动所述晶体管。


2.如权利要求1所述的晶体管的驱动系统，其特征在于，所述驱动电路包括一输入端，所述PWM信号和所述集电极电压检测信号通过所述输入端输入至所述驱动电路。


3.如权利要求1所述的晶体管的驱动系统，其特征在于，所述信号生成模块以推挽输出方式输出所述PWM信号，所述信号叠加模块包括：
第一阻抗网络，其一端与所述晶体管的集电极连接，另一端与所述驱动电路的输入端连接；以及，
第二阻抗网络，其一端与所述信号生成模块连接，另一端与所述驱动电路的输入端连接。


4.如权利要求3所述的晶体管的驱动系统，其特征在于，所述信号生成模块以推挽输出方式输出时，所述信号生成模块包括两个串联在电源和地之间的开关，两个开关的中间节点输出所述PWM信号。


5.如权利要求3所述的驱动系统，其特征在于，所述第一阻抗网络的阻抗大于所述第二阻抗网络的阻抗。


6.如权利要求5所述的晶体管的驱动系统，其特征在于，所述叠加信号的电压值满足如下公式：



其中，VIN为所述叠加信号的电压值，VPWM为所述PWM信号的电压值，Vce为所述晶体管的集电极电压，Z1为所述第一阻抗网络的阻抗，Z2为所述第二阻抗网络的阻抗。


7.如权利要求6所述的晶体管的驱动系统，其特征在于，当所述PWM信号为高电平时，所述叠加信号的电压值满足如下公式：



当所述PWM信号为低电平时，所述叠加信号的电压值满足如下公式：





8.如权利要求3所述的晶体管的驱动系统，其特征在于，所述信号叠加模块还包括：
第三阻抗网络，其一端与所述晶体管的驱动电路的输入端连接，另一端接地。


9.如权利要求8所述的驱动系统，其特征在于，所述第一阻抗网络的阻抗大于所述第二阻抗网络及所述第三阻抗网络的阻抗。


10.如权利要求9所述的晶体管的驱动系统，其特征在于，所述叠加信号的电压值满足如下公式：



其中，VIN为所述叠加信号的电压值，VPWM为所述PWM信号的电压值，Vce为所述晶体管的集电极电压，Z1为所述第一阻抗网络的阻抗，Z2为所述第二阻抗网络的阻抗，Z3为所述第三阻抗网络的阻抗。


11.如权利要求10所述的晶体管的驱动系统，其特征在于，当所述PWM信号为高电平时，所述叠加信号的电压值满足如下公式：



当所述PWM信号为低电平时，所述叠加信号的电压值满足如下公式：





12.如权利要求8所述的晶体管的驱动系统，其特征在于，所述第一阻抗网络、第二阻抗网络及所述第三阻抗网络均为电阻。


13.如权利要求1所述的晶体管的驱动系统，其特征在于，所述信号生成模块以开漏输出方式输出所述PWM信号，所述信号叠加模块包括：
第四阻抗网络，其一端与所述晶体管的集电极连接，另一端与所述驱动电路的输入端连接；
第五阻抗网络，其一端与所述信号生成模块连接，另一端与所述驱动电路的输入端连接；以及，
第六阻抗网络，其一端接入一供电电压，另一端连接所述驱动电路的输入端。


14.如权利要求13所述的晶体管的驱动系统，其特征在于，所述信号生成模块以开漏输出方式输出时，所述信号生成模块包括一个开关，所述开关的一端接地，另一端提供所述PWM信号。


15.如权利要求13所述的驱动系统，其特征在于，所述第四阻抗网络的阻抗大于所述第五阻抗网络的阻抗及所述第六阻抗网络的阻抗。


16.如权利要求15所述的晶体管的驱动系统，其特征在于，所述叠加信号的电压值满足如下公式：



其中，VIN为所述叠加信号的电压值，VPWM为所述PWM信号的电压值，Vce为所述晶...

【专利技术属性】
技术研发人员：夏原野，全超，黄军，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：浙江;33