时钟测试方法、装置、量产测试方法及测试平台制造方法及图纸

本申请公开了一种时钟测试方法、装置、量产测试方法及测试平台。该时钟测试方法包括基于待测芯片产生的待测时钟获取时钟窗口，其中，时钟窗口的大小是预先设定的；利用标准时钟对时钟窗口进行计数，获得累积时钟计数；其中，标准时钟的频率大于待测时钟的频率；计算累积时钟计数与标准时钟计数的差值，获得累积时钟差值，比较累积时钟差值和预设的时钟阈值，并基于比较结果确定待测芯片的测试结果。该时钟测试方法可提高测试效率，减少误判，而且，可以大大降低成本。

【技术实现步骤摘要】
时钟测试方法、装置、量产测试方法及测试平台
本申请涉及测量
，具体涉及一种时钟测试方法、装置、量产测试方法及量产测试平台。
技术介绍
对于高速时钟而言，特别是锁相环模块，累积时钟抖动是非常重要的指标，而在量产芯片中的工艺角偏差可能会导致锁相环等时钟电路异常，导致时钟电路出现不稳定，如累积时钟抖动偏大，严重时甚至会导致锁相环失锁等问题。因此，在芯片量产测试中需要对高速时钟的累积抖动进行测量。专业的时钟测试设备可以通过内部时钟与测试平台输入时钟的比例关系来判断时钟的精度，但频率仪的成本高。在无法直接获取累积时钟抖动时，可以通过间接方式测试。例如，通过观测图像的稳定性，并由读取时钟寄存器判断。但由于依靠现象观测来推测参数指标，不仅测试效率低，而且在量产测试中容易出现误判。
技术实现思路
为此，本申请提供一种时钟测试方法、装置、量产测试方法及量产测试平台，以解决现有技术中测试效率低、容易出现误判的问题。为了实现上述目的，本申请第一方面提供一种时钟测试方法，包括：基于待测芯片产生的待测时钟获取时钟窗口，其中，所述时钟窗口的大小是预先设定的；利用标准时钟对所述时钟窗口进行计数，获得累积时钟计数；其中，所述标准时钟的频率大于所述待测时钟的频率；计算所述累积时钟计数与预设的时钟计数的差值，获得累积时钟差值；比较所述累积时钟差值和预设的时钟阈值，并基于比较结果确定所述待测芯片的测试结果。其中，所述利用标准时钟对所述时钟窗口进行计数，获得累积时钟计数，包括：利用所述时钟窗口的高电平或低电平对所述时钟窗口进行计数。其中，所述对所述累积时钟差和预设的时钟阈值进行比较，并基于比较结果确定所述待测芯片的测试结果之后，还包括：存储所述测试结果，以供查询所述测试结果。为了实现上述目的，本申请第二方面提供一种时钟测试装置，包括：时钟发生器，用于基于待测芯片产生的待测时钟获取时钟窗口；其中，所述时钟窗口的大小是预先设定的；时钟管理模块，用于产生标准时钟；其中，所述标准时钟的频率大于所述待测时钟的频率；计数器，用于基于所述标准时钟对所述时钟窗口进行计数，获得累积时钟计数；计算模块，用于计算所述累积时钟计数与标准时钟计数的差值，获得累积时钟差值；判断模块，用于将所述累积时钟差值与预设的时钟阈值进行比较，并基于比较结果确定所述待测芯片的测试结果。其中，所述时钟管理模块为延迟锁定环或延迟锁相环。为了实现上述目的，本申请第三方面提供一种测试平台，包括时钟测试装置，其中，所述时钟测试装置采用本申请提供的时钟测试装置。其中，还包括：时钟分配器，用于对待测芯片产生的待测时钟进行分配，获得第一路待测时钟和第二路待测时钟；时钟分配器，用于对待测芯片产生的待测时钟进行分配，获得至少两路待测时钟，其中一路待测时钟与所述时钟测试装置连接。其中，还包括：电平转换模块，用于将所述第二路待测时钟的电平转换为与所述标准时钟的电平一致。为了实现上述目的，本申请第四方面本申请提供一种量产测试方法，包括：获取待测芯片产生的待测时钟；基于所述待测时钟产生时钟窗口；其中，所述时钟窗口的大小是预先设定的；利用标准时钟对所述时钟窗口进行计数，获得累积时钟计数；其中，所述标准时钟的频率大于所述待测时钟的频率；计算所述累积时钟计数与标准时钟计数的差值，获得累积时钟差值；比较所述累积时钟差和预设的时钟阈值，并基于比较结果确定所述待测芯片的测试结果。其中，所述获取待测芯片产生的待测时钟之前，还包括：所述待测芯片产生待测时钟后延时预设的延时长度。其中，所述待测芯片产生待测时钟后延时预设的时间长度之前，还包括：在关闭所述标准时钟发生器的情况下，设置所述时钟阈值和所述时钟窗口。本申请具有如下优点：本申请提供的时钟测试方法，基于标准时钟对根据待测时钟确定的时钟窗口进行计数获得累积时钟计数；计算累积时钟计数与标准时钟计数的差值，获得累积时钟差值，将累积时钟差值与预设的时钟阈值进行比较，并基于比较结果确定所述待测芯片的测试结果，由于可以直接从待测时钟获得积累时钟计数，从而提高测试效率，减少误判，而且，可应用于毫秒级的测试。另外，相对于专业的时钟测试设备而言，该方法可以将成本大大降低。此外，该时钟测试方法可以直接应用于量产测试平台。附图说明附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。图1为本申请实施例提供的一种时钟测试方法的流程图；图2为本申请实施例中待测时钟、标准时钟和时钟窗口的示意图；其中，最上的波形为待测时钟，中间为时钟窗口，最下的波形为标准时钟；图3为本申请实施例提供的一种时钟测试装置的原理框图；图4为本申请实施例提供的一种测试平台的原理框图；图5为本申请实施例提供的另一种测试平台的原理框图；图6为本申请实施例提供的又一种测试平台的原理框图；图7为本申请实施例提供的一种量产测试方法的流程图；图8为对待测芯片进行测量获得的测量数据和测量波形图。具体实施方式以下结合附图对本申请的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。如本申请所使用的，术语“和/或”包括一个或多个相关列举条目的任何和全部组合。本申请所使用的术语仅用于描述特定实施例，且不意欲限制本申请。如本申请所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。当本申请中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。除非另外限定，否则本申请所用的全部术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本申请的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本申请明确如此限定。第一方面，本申请针对芯片等高速时钟测量中存在的成本高、测试效率低以及可能存在的测试误判的缺陷，提出一种时钟测试方法。图1为本申请实施例提供的一种时钟测试方法的流程图。图2为本申请实施例时钟和时钟窗口的示意图。结合图1和图2所示，时钟测试方法，包括：步骤S101，基于待测芯片产生的待测时钟获取时钟窗口。其中，待测芯片可以是任意一款需要测试的芯片，待测时钟是由待测芯片产生的时钟。时钟窗口是基于待测时钟产生的窗口。在一些实施例中，时钟窗口的大小可以根据需要由用户设定。时钟窗口的大小可以是20微秒至500微秒之间的任意数值。在一些实施本文档来自技高网...

【技术保护点】
1.一种时钟测试方法，包括：/n基于待测芯片产生的待测时钟获取时钟窗口，其中，所述时钟窗口的大小是预先设定的；/n利用标准时钟对所述时钟窗口进行计数，获得累积时钟计数；其中，所述标准时钟的频率大于所述待测时钟的频率；/n计算所述累积时钟计数与标准时钟计数的差值，获得累积时钟差值；/n比较所述累积时钟差值和预设的时钟阈值，并基于比较结果确定所述待测芯片的测试结果。/n

【技术特征摘要】
1.一种时钟测试方法，包括：
基于待测芯片产生的待测时钟获取时钟窗口，其中，所述时钟窗口的大小是预先设定的；
利用标准时钟对所述时钟窗口进行计数，获得累积时钟计数；其中，所述标准时钟的频率大于所述待测时钟的频率；
计算所述累积时钟计数与标准时钟计数的差值，获得累积时钟差值；
比较所述累积时钟差值和预设的时钟阈值，并基于比较结果确定所述待测芯片的测试结果。


2.根据权利要求1所述的时钟测试方法，其中，所述利用标准时钟对所述时钟窗口进行计数，以及获得累积时钟计数，包括：
利用所述时钟窗口的高电平或低电平对所述时钟窗口进行计数。


3.根据权利要求1所述的时钟测试方法，其中，所述对所述累积时钟差值和预设的时钟阈值进行比较，并基于比较结果确定所述待测芯片的测试结果之后，还包括：
存储所述测试结果，以供查询所述测试结果。


4.一种时钟测试装置，包括：
时钟发生器，用于基于待测芯片产生的待测时钟获取时钟窗口；其中，所述时钟窗口的大小是预先设定的；
时钟管理模块，用于产生标准时钟；其中，所述标准时钟的频率大于所述待测时钟的频率；
计数器，用于基于标准时钟对所述时钟窗口进行计数，获得累积时钟计数；
计算模块，用于计算所述累积时钟计数与标准时钟计数的差值，获得累积时钟差值；
判断模块，用于将所述累积时钟差值与预设的时钟阈值进行比较，并基于比较结果确定所述待测芯片的测试结果。


5.根据权利要求4所...

【专利技术属性】
技术研发人员：周文浩，陈晓飞，刘伟，
申请(专利权)人：合肥宏晶微电子科技股份有限公司，
类型：发明
国别省市：安徽;34