扫描器数据总线的共享方法技术

一种扫描器数据总线的共享方法，该共享方法以扫描器中的两个同步动态随机读写存储器交互使用数据总线，并利用同步动态随机读写存储器的突发传输的特性，达成减少同步动态随机读写存储器控制器耦接至数据总线所需的接脚数的目的，同时，仍能保有高度的影像处理效率。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种扫描器的运作方法，且特别是涉及一种。目前在一般的扫描器中，大多使用动态随机读写存储器(DynamicRandom Access Memory，DRAM)做为内部的存储器元件。而有些较高级的扫描器则是使用同步动态随机读写存储器(Synchronization Dynamic RandomAccess Memory，SDRAM)做为内部的存储器元件。然而，虽然藉由使用SDRAM可以使得扫描器的影像处理程序比使用DRAM的扫描器来得更快，但是在使用SDRAM时，还有一些缺陷仍然存在于扫描器的系统架构中。在使用SDRAM的扫描器系统架构中，传统技术对每一个SDRAM都给予一个数据总线以传输数据。因此，在SDRAM控制器中就有许多的接脚(pin)必须与数据总线相耦接。而集成电路的接脚数，就决定了集成电路封装的大小与形式。当集成电路封装越大时，制作成本也就随之增加。因此，在如此的扫描器系统架构下，SDRAM控制器的制作成本并无法有效降低。本专利技术的目的是提供一种，该适用于具有第一同步动态随机读写存储器与第二同步动态随机读写存储器的扫描器中。其中，这些同步动态随机读写存储器在进行传输时分别具有一段延迟时间，共用同一个数据总线，且需要一段突发传输时间以完成一次突发传输(burst transmission)。该共享方法共分三种状态以进行总线的共享。当要自这些同步动态随机读写存储器内读取数据时。首先就必须对第一同步动态随机读写存储器发出启动命令。之后，在对第一同步动态随机读写存储器发出启动命令经过上述的延迟时间后，再对此第一同步动态随机读写存储器发出读取命令。此外，在对此第一同步动态随机读写存储器发出启动命令经过一段启动延迟时间后，再对第二同步动态随机读写存储器发出启动命令。接下来，在对第二同步动态随机读写存储器发出启动命令经过上述的延迟时间后，再对此第二同步动态随机读写存储器发出读取命令。其中，此一启动延迟时间的长度，是以使得第二同步动态随机读写存储器所读出的数据，能紧接于由第一同步动态随机读写存储器所读出的数据后为最小值，当要对第一同步动态随机读写存储器写入数据，并自第二同步动态随机读写存储器中读出数据时，首先需对第一同步动态随机读写存储器发出启动命令。接下来，在对第一同步动态随机读写存储器发出启动命令经过上述的延迟时间后，再对此第一同步动态随机读写存储器发出写入命令，此外，并在对第一同步动态随机读写存储器发出启动命令经过一段启动延迟时间后，再对第二同步动态随机读写存储器发出启动命令。接下来，在对此第二同步动态随机读写存储器发出启动命令经过上述的延迟时间后，再对此第二同步动态随机读写存储器发出读取命令，其中，此处的启动延迟时间的长度，是以使得由此第二同步动态随机读写存储器所读出的数据，与写入此第一同步动态随机读写存储器的数据之间有一个时钟脉冲长度的间隔时钟脉冲，为该启动延迟时间的最小值。当要对这些同步动态随机读写存储器写入数据时，首先就对第一同步动态随机读写存储器发出启动命令。接下来，在对第一同步动态随机读写存储器发出启动命令经过上述的延迟时间后，再对此第一同步动态随机读写存储器发出写入命令。此外，在对第一同步动态随机读写存储器发出启动命令经过一段启动延迟时间后，再对第二同步动态随机读写存储器发出启动命令。接下来，在对此第二同步动态随机读写存储器发出启动命令经过上述的延迟时间后，再对此第二同步动态随机读写存储器发出写入命令。其中，此处的启动延迟时间长度，是以使得写入第二同步动态随机读写存储器的数据，能紧接在写入第一同步动态随机读写存储器的数据后为其启动延迟时间的长度的最小值。而为了达到共享总线后可以不致降低扫描器的影像处理效率，因此在当第一同步动态随机读写存储器为影像存储器，第二同步动态随机读写存储器为补偿存储器的状况下，这些同步动态随机读写存储器的运作顺序为首先写入影像数据在第一同步动态随机读写存储器中，再自第二同步动态随机读写存储器中读取补偿数据，接下来，自第一同步动态随机读写存储器中读取影像数据，再自第二同步动态随机读写存储器中读取补偿数据，之后，写入影像数据于第一同步动态随机读写存储器中，再写入补偿数据于第二同步动态随机读写存储器中。最后，先写入影像数据于第一同步动态随机读写存储器中，再自第二同步动态随机读写存储器中读取补偿数据。当上述步骤进行完毕后，再重新开始继续执行，直到所有影像数据处理完毕为止。再者，在前述的间隔时钟脉冲出现的时候，还必须将数据总线调整为高电阻(Hi-z)状态，以避免数据总线的运作发生问题。综上所述，由于以一个数据总线来传输两个同步动态随机读写存储器的数据，因此可以减少同步动态随机读写存储器控制器耦接至数据总线所需的接脚(pin)数，此外，本专利技术所提出的数据总线共享方法还可以使得在共享数据总线的同时，仍能保有高度的影像处理效率。下面结合较佳实施例，并配合附图，详细说明本专利技术的目的、特征和优点附图说明图1是根据本专利技术的一较佳实施例的时钟脉冲顺序图。请参照图1所示的依照本专利技术一较佳实施例的时钟脉冲顺序图。在本实施例中，扫描器中的影像存储器与补偿存储器为同步动态随机读写存储器(Synchronization Dynamic Random Access Memory，之后称为SDRAM)。此外，本实施例中所使用的SDRAM的延迟时间(latency)的长度是两个时钟脉冲，而这些SDRAM所进行的突发传输(burst transmission)则可以一次传输四笔数据，任何一笔数据需要一个时钟脉冲的时间以进行传输。因此，每一次突发传输所需要的突发传输时间就是四个时钟脉冲。当然，本专利技术并非限定于仅能使用于上述的状况。只要是在扫描器中以两个SDRAM共用同一个数据总线，无论其一次突发传输所传输的数据量多寡，也无论延迟时间长度的长短，都可以适用本专利技术。在图1中，VC代表的是对影像存储器(第一SDRAM)所下的命令，而CC则代表对补偿存储器(第二SDRAM)所下的命令，DQ则是数据总线上所传输的数据。首先，时钟脉冲1(clock1)到时钟脉冲12(clock12)之间，SDRAM控制器就将影像数据(vdata)写入影像存储器中，并在补偿存储器中读取补偿数据(cdata)。在时钟脉冲1(clock1)的时候，SDRAM控制器对影像存储器下达启动(active)命令。而在经过长度为两个时钟脉冲的一段延迟时间之后，SDRAM控制器再在时钟脉冲4(clock4)的时候对影像存储器下达写入(write)命令。要写入影像存储器中的数据(vdata0-3)也在时钟脉冲4(clock4)的时候依序放在数据总线上，并以突发传输(bursttransmission)的模式来进行传输，在本实施例中，此次的突发传输在时钟脉冲7(clock7)的时候结束。对于补偿存储器而言，在经过时钟脉冲1(clock1)到时钟脉冲2(clock2)的一段启动延迟时间之后，SDRAM控制器会在时钟脉冲3(clock3)的时候对补偿存储器发出启动命令。同样的，在经过长度为两个时钟脉冲的延迟时间之后，SDRAM控制器会在时钟脉冲6(clock6)的时候对补偿存储器发出读取(read)命令。而这个读取命令所要求的补偿本文档来自技高网...

【技术保护点】
一种扫描器数据总线的共享方法，其适用于具有一第一同步动态随机读写存储器与一第二同步动态随机读写存储器的一扫描器，其中，这些同步动态随机读写存储器分别具有一延迟时间，共用同一个数据总线，且需要一突发传输时间以完成一次突发传输，其特征在于：该共享方法包括：当要自这些同步动态随机读写存储器内读取数据时，以下列步骤进行之：对该第一同步动态随机读写存储器发出启动命令；在对该第一同步动态随机读写存储器发出启动命令经过该延迟时间后，对该第一同步动态随机读写存储器发出读取命令；在对该第一 同步动态随机读写存储器发出启动命令经过一第一启动延迟时间后，对该第二同步动态随机读写存储器发出启动命令；在对该第二同步动态随机读写存储器发出启动命令经过该延迟时间后；对该第二同步动态随机读写存储器发出读取命令；当要对该第一同步动态随机读 写存储器写入数据，并自该第二同步动态随机读写存储器中读出数据时，以下列步骤进行之：对该第一同步动态随机读写存储器发出启动命令；在对该第一同步动态随机读写存储器发出启动命令经过该延迟时间后，对该第一同步动态随机读写存储器发出写入命令；在对该第一同步动态随机读写存储器发出启动命令经过一第二启动延迟时间后，对该第二同步动态随机读写存储器发出启动命令；以及在对该第二同步动态随机读写存储器发出启动命令经过该延迟时间后，对该第二同步动态随机读写存储器发出读取命令；以及当要对该些同步动 态随机读写存储器写入数据时，以下列步骤进行之：对该第一同步动态随机读写存储器发出启动命令；在对该第一同步动态随机读写存储器发出启动命令经过该延迟时间后，对该第一同步动态随机读写存储器发出写入命令；在对该第一同步动态随机读写存储器发出启动命令经过一第三启动延迟时间后，对该第二同步动态随机读写存储器发出启动命令；在对该第二同步动态随机读写存储器发出启动命令经过该延迟时间后，对该第二同步动态随机读写存储器发出写入命令；其中，该第一启动延迟时间的长度的最小值，是以使得该第二同步动态随机读写存储器所读出的数据能紧接在该第一同步动态随机读写存储器所读出的数据后为限；其中，该第二启动延迟时间的长度的最小值，是以使得该第二同步动态随机读写存储器所读出的数据与写入该第一同步动态随机读写存储器的数据之间有一个时钟脉冲长度的一间隔时钟脉冲为限；其中，该第三启动延迟时间的长度的最小值，是以使得写入该第二同步动态随机读写存储器的数据能紧接在写入该第一同步动态随...

【技术特征摘要】

【专利技术属性】
技术研发人员：王国任，
申请(专利权)人：力捷电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]