一种CPLD的配置选定方法和装置制造方法及图纸

本发明专利技术公开了一种CPLD的配置选定方法和装置，方法包括：使CPLD上电并开始计时；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；使CPLD基于计时终止信号的接收时间和预设的配置

【技术实现步骤摘要】
一种CPLD的配置选定方法和装置


[0001]本专利技术涉及测试领域，更具体地，特别是指一种CPLD的配置选定方法和装置。

技术介绍

[0002]现有技术的服务器会有不少配置，而区别配置的方式便是利用许多根GPIO(通用输入输出总线)搭配上升或下拉电阻来实现号码编制。CPLD(复杂可编程逻辑器件)上电时会先去读取这些号码，来获取当前的服务器配置并加载相对应的固件，实现相对应配置功能。
[0003]然而，使用的GPIO数量越多，就必须选择高密度GPIO的CPLD。GPIO的CPLD数量越多，则价格越贵而且面积越大,，降低CPLD的选择范围并且增加电路设计复杂度和PCB(印刷电路板)的走线设计难度。同时大量的GPIO被拿来做配置辨别号码会导致没有足够的GPIO做其他功能上的开发，局限CPLD的实用性。
[0004]针对现有技术中CPLD配置占用大量GPIO的问题，目前尚无有效的解决方案。

技术实现思路

[0005]有鉴于此，本专利技术实施例的目的在于提出一种CPLD的配置选定方法和装置，能够缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围。
[0006]基于上述目的，本专利技术实施例的第一方面提供了一种CPLD的配置选定方法，包括执行以下步骤：
[0007]使CPLD上电并开始计时；
[0008]使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；
[0009]使CPLD基于计时终止信号的接收时间和预设的配置
‑r/>时长对应关系确定启用的配置；
[0010]使CPLD基于配置来加载固件并启动。
[0011]在一些实施方式中，时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号包括：响应于比较器检测到连接到同向输入端的输入信号超过连接到反向输入端的参考电压，而向连接到GPIO管脚的输出端发出高电平。
[0012]在一些实施方式中，输入信号处于串连的电阻和电容之间，电阻和电容串联在高电平和地之间；电阻和电容是可调节的，并且调节电阻和电容导致输入信号发生电平变化。
[0013]在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置
‑
时长对应关系确定对应的配置包括：
[0014]在配置
‑
时长对应关系中检索接收时间；
[0015]响应于检索到接收时间，而将在配置
‑
时长对应关系中与接收时间相对应的配置确定为启用的配置。
[0016]在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置
‑
时长对
应关系确定对应的配置还包括：
[0017]响应于未检索到接收时间，而将在配置
‑
时长对应关系中指定的默认配置确定为启用的配置。
[0018]本专利技术实施例的第二方面提供了一种装置，包括：
[0019]处理器；和
[0020]存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行以下步骤：
[0021]使CPLD上电并开始计时；
[0022]使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；
[0023]使CPLD基于计时终止信号的接收时间和预设的配置
‑
时长对应关系确定启用的配置；
[0024]使CPLD基于配置来加载固件并启动。
[0025]在一些实施方式中，时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号包括：响应于比较器检测到连接到同向输入端的输入信号超过连接到反向输入端的参考电压，而向连接到GPIO管脚的输出端发出高电平。
[0026]在一些实施方式中，输入信号处于串连的电阻和电容之间，电阻和电容串联在高电平和地之间；电阻和电容是可调节的，并且调节电阻和电容导致输入信号发生电平变化。
[0027]在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置
‑
时长对应关系确定对应的配置包括：
[0028]在配置
‑
时长对应关系中检索接收时间；
[0029]响应于检索到接收时间，而将在配置
‑
时长对应关系中与接收时间相对应的配置确定为启用的配置。
[0030]在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置
‑
时长对应关系确定对应的配置还包括：
[0031]响应于未检索到接收时间，而将在配置
‑
时长对应关系中指定的默认配置确定为启用的配置。
[0032]本专利技术具有以下有益技术效果：本专利技术实施例提供的CPLD的配置选定方法和装置，通过使CPLD上电并开始计时；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；使CPLD基于计时终止信号的接收时间和预设的配置
‑
时长对应关系确定启用的配置；使CPLD基于配置来加载固件并启动的技术方案，能够缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围。
附图说明
[0033]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1为本专利技术提供的CPLD的配置选定方法的流程示意图；
[0035]图2为本专利技术提供的CPLD的配置选定方法的详细流程图；
[0036]图3为本专利技术提供的CPLD的配置选定方法的时间调变电路原理图。
具体实施方式
[0037]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。
[0038]需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定，后续实施例对此不再一一说明。
[0039]基于上述目的，本专利技术实施例的第一个方面，提出了一种缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围的CPLD的配置选定方法的一个实施例。图1示出的是本专利技术提供的CPLD的配置选定方法的流程示意图。
[0040]所述的CPLD的配置选定方法，如图1所示，包括执行以下步骤：
[0041]步骤S101，使CPLD上电并开始计时；
[0042]步骤S103，使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；
[0043]步骤S105，使CPLD本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CPLD的配置选定方法，其特征在于，包括执行以下步骤：使CPLD上电并开始计时；使时间调变电路在选定的时长后向所述CPLD的一个GPIO管脚输出计时终止信号；使所述CPLD基于所述计时终止信号的接收时间和预设的配置
‑
时长对应关系确定启用的配置；使所述CPLD基于所述配置来加载固件并启动。2.根据权利要求1所述的方法，其特征在于，所述时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向所述CPLD的一个GPIO管脚输出计时终止信号包括：响应于所述比较器检测到连接到同向输入端的所述输入信号超过连接到反向输入端的所述参考电压，而向连接到所述GPIO管脚的输出端发出高电平。3.根据权利要求2所述的方法，其特征在于，所述输入信号处于串连的电阻和电容之间，所述电阻和所述电容串联在高电平和地之间；所述电阻和所述电容是可调节的，并且调节所述电阻和所述电容导致所述输入信号发生电平变化。4.根据权利要求1所述的方法，其特征在于，使所述CPLD基于所述计时终止信号的接收时间和预设的配置
‑
时长对应关系确定对应的配置包括：在所述配置
‑
时长对应关系中检索所述接收时间；响应于检索到所述接收时间，而将在所述配置
‑
时长对应关系中与所述接收时间相对应的配置确定为启用的所述配置。5.根据权利要求4所述的方法，其特征在于，使所述CPLD基于所述计时终止信号的接收时间和预设的配置
‑
时长对应关系确定对应的配置还包括：响应于未检索到所述接收时间，而将在所述配置
‑
时长对应关系中指定的默认配置确定为启用的所述配置。6.一种CPLD的配置选定装置，其特征在于，包括：处...

【专利技术属性】
技术研发人员：王俊凯，
申请(专利权)人：山东英信计算机技术有限公司，
类型：发明
国别省市：