一种基于FPGA的实时图像采集及处理系统技术方案

一种基于FPGA的实时图像采集及处理系统，涉及图像采集及图像处理领域，其中包括：处理模块和处理模块外围连接的采集模块、存储模块及显示模块，其特征在于：处理模块为FPGA，采集模块为两组CMOS图像传感器，存储模块为SDRAM，显示模块为有RGB接口的TFT屏；FPGA作为系统的控制和数据处理中心，可对大量数据进行实时操作与处理，工作频率高，设计过程灵活、方便且高效，并且可大容量高速存储和实时显示数据，具有较好的实时性且适用范围较为广泛，有较高的实用价值。实用价值。

【技术实现步骤摘要】
一种基于FPGA的实时图像采集及处理系统


[0001]本专利技术涉及图像采集及图像处理领域，具体提出一种基于FPGA的实时图像采集及处理系统。

技术介绍

[0002]随着信息技术的发展，图像采集与图像处理在许多行业领域中扮演者非常重要的角色，涉及了信号处理、人工智能、模式识别等多种科学领域，由于科技的发展，对于图像的分辨率以及帧频精度的要求不断提高，要求对应的图像存储系统能够应对复杂的应用环境，目前，图像采集与图像处理技术主要是利用相应的集成硬件对图像进行采集和处理，这种方法对与在工业应用中大数据的图像处理及显示存在较大的局限，传统的FLASH以及机械硬盘灯存储介质存在存储容量小、操作复杂以及抗干扰能力差等缺点，开发一种存储容量大、速度快、环境特性好的图像采集及处理方式是非常有必要的。
[0003]FPGA现场可编程逻辑门列的工作频率较高，可对大量数据进行实时操作和处理，在通信领域、图像处理等方面具有明显的优势，因此，本专利技术提出一种基于FPGA 的实时图像采集及处理系统。

技术实现思路

[0004]本专利技术旨在针对上述图像存储容量小、处理操作复杂的问题，提出一种基于FPGA 的实时图像采集及处理系统。
[0005]本专利技术的技术方案在于：一种基于FPGA的实时图像采集及处理系统，包括：处理模块和处理模块外围连接的采集模块、存储模块及显示模块，处理模块为FPGA，采集模块为若干个CMOS图像传感器，存储模块为SDRAM，显示模块为有RGB接口的TFT屏；FPGA通过IIC总线协议与采集模块的CMOS图像传感器及存储模块的SDRAM缓存图像数据连接，并对CMOS图像传感器和SDRAM进行初始化设置， 对CMOS图像传感器的控制寄存器进行配置，其中CMOS的时钟配置为FPGA的工作时钟频率，CMOS图像传感器将图像同步采集后按行像素进行合并，并将采集到的图像数据通过异步FIFO进行位宽转换，将FIFO处理完的图像数据存储到SDRAM中，FPGA对存储模块SDRAM中的图像数据进行算法处理，最后将SDRAM中处理完成的图片传输到RGB接口的TFT屏中显示，完成实时图像处理。
[0006]优选地，所述CMOS图像传感器不小于两组，SDRAM存储器不小于两组。
[0007]优选地，所述CMOS图像传感器的SCLK和SDAT引脚设置上拉电阻。
[0008]优选地，所述CMOS图像传感器为OV5640。
[0009]优选地，所述处理模块对图像数据的算法处理方式为滤波算法、形态算法、轮廓提取算法和几何参数提取算法。
[0010]优选地，所述处理模块中的形态算法有开运算和闭运算处理。
[0011]本专利技术的技术效果在于：FPGA作为系统的控制和数据处理中心，可对大量数据进
行实时操作与处理，工作频率高，设计过程灵活、方便且高效，并且可大容量高速存储和实时显示数据，具有较好的实时性且适用范围较为广泛，有较高的实用价值。
具体实施方式
[0012]实施例1一种基于FPGA的实时图像采集及处理系统，包括：处理模块和处理模块外围连接的采集模块、存储模块及显示模块，处理模块为FPGA，采集模块为若干个CMOS图像传感器，存储模块为SDRAM，显示模块为有RGB接口的TFT屏；FPGA通过IIC总线协议与采集模块的CMOS图像传感器及存储模块的SDRAM缓存图像数据连接，并对CMOS图像传感器和SDRAM进行初始化设置，对CMOS图像传感器的控制寄存器进行配置，其中CMOS的时钟配置为FPGA的工作时钟频率，CMOS图像传感器将图像同步采集后按行像素进行合并，并将采集到的图像数据通过异步FIFO进行位宽转换，将FIFO处理完的图像数据存储到SDRAM中，FPGA对存储模块SDRAM中的图像数据进行算法处理，最后将SDRAM中处理完成的图片传输到RGB接口的TFT屏中显示，完成实时图像处理。
[0013]实施例2FPGA通过IIC总线协议与采集模块的CMOS图像传感器及存储模块的SDRAM缓存图像数据连接，CMOS图像传感器和SDRAM存储器均有两组，并对两组CMOS图像传感器和SDRAM进行初始化设置，CMOS图像传感器为OV5640，对CMOS图像传感器的控制寄存器进行配置，CMOS图像传感器的SCLK和SDAT引脚设置上拉电阻，其中CMOS的时钟配置为FPGA的工作时钟频率，CMOS图像传感器将图像同步采集后按行像素进行合并，并将采集到的图像数据通过异步FIFO进行位宽转换，将FIFO处理完的图像数据存储到SDRAM中，FPGA对存储模块SDRAM中的图像数据进行中滤波算法、形态算法、轮廓提取算法和几何参数提取算法，形态算法有开运算和闭运算处理。最后将SDRAM中处理完成的图片传输到RGB接口的TFT屏中显示，完成实时图像处理。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的实时图像采集及处理系统，包括处理模块和处理模块外围连接的采集模块、存储模块及显示模块，其特征在于处理：处理模块为FPGA，采集模块为若干个CMOS图像传感器，存储模块为SDRAM，显示模块为有RGB接口的TFT屏；FPGA通过IIC总线协议与采集模块的CMOS图像传感器及存储模块的SDRAM缓存图像数据连接，并对CMOS图像传感器和SDRAM进行初始化设置， 对CMOS图像传感器的控制寄存器进行配置，其中CMOS的时钟配置为FPGA的工作时钟频率，CMOS图像传感器将图像同步采集后按行像素进行合并，并将采集到的图像数据通过异步FIFO进行位宽转换，将FIFO处理完的图像数据存储到SDRAM中，FPGA对存储模块SDRAM中的图像数据进行算法处理，最后将SDRAM中处理完成的图片传输到...

【专利技术属性】
技术研发人员：刘升，郭小林，
申请(专利权)人：西安奇维科技有限公司，
类型：发明
国别省市：