LDPC码的校验矩阵提取方法及系统、设备技术方案

本发明专利技术提供了一种LDPC码的校验矩阵提取方法及系统、设备及存储介质，包括：将采集到的串行数据分为I/Q两路，通过寄存器分别进行帧头检测；检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N‑1时，第二计数器自动递增1，直至所述第二计数器为M；对所述第二计数器统计的M块标记序号，将标记后的第P块与第P+1块进行异或运算，同时将第1块与右移一位的第M块进行异或运算；将所有异或运算后的校验方程进行组合，得到校验矩阵。该校验矩阵主要用于LDPC并行迭代译码时计算校验方程，校验方程的信息都存储在LDPC码的校验矩阵中，在编码时，生成矩阵是编码的依据，在解码时，校验矩阵也是计算校验方程的依据。

【技术实现步骤摘要】
LDPC码的校验矩阵提取方法及系统、设备
本专利技术属于纠错码
，尤其涉及一种LDPC码的校验矩阵提取方法及系统、设备及存储介质。
技术介绍
二进制数据在传输过程中，通常会遇到一些噪声或干扰，而导致接收时会有误码出现，在无线传输时，这些电子噪声通常更是无法避免，当接收时如果出现数据错误，一种方式，我们可以拒绝接收并要求对方重新发送，但在很多情况下，数据是实时发送的，不允许上面的操作；为此纠错码就发展起来，在通信系统中，通常使用前向纠错码来检测和纠正错码，LDPC(低密度奇偶校验码)就是一种分组码。在传输数据时前向纠错码，会按照一定的算法来额外增加一些比特，这些比特对于数据来说就是冗余的，接收机可以依据接收到的数据和冗余的校验位，来判定传输的数据是逻辑“1”还是逻辑“0”，或者，接收机可以给出一个概率，用来表示数据是逻辑“1”或逻辑“0”的概率大小，这样的数据是软判决数据。译码过程通常使用最大似然法，得到一个与原发送数据最为接近的猜测数据。目前，被广泛应用的前向纠错码有很多种，例如卷积编码、RS码、turbo码。LDPC是最近发展很快并得到多个传输协议认可的一种分组码，其通用的译码算法是Summary-ProductRule(和积算法)。根据和积算法的原理，人们又发展出了他的近似算法——迭代算法，迭代算法是可以用硬件电路来实现的，但是现有方法在实现上存在复杂度高、资源占用大、效率低、速度慢的问题，这就阻碍了LDPC的广泛应用。
技术实现思路
本专利技术所要解决的技术问题是：针对现有技术的问题，提供了一种校验矩阵用于LDPC并行迭代译码时计算校验方程，校验方程的信息都存储在LDPC码的校验矩阵中，在编码时，生成矩阵是编码的依据，在解码时，校验矩阵也是计算校验方程的依据。为了解决上述技术问题，本专利技术采用的技术方案为：第一方面，本专利技术提供了一种LDPC码的校验矩阵提取方法，所述LDPC码包括M个信息块、M个校验块，每个所述校验块、信息块中均包括N个比特，其中M、N均为大于0的正整数，所述方法包括：将采集到的串行数据分为I/Q两路，通过寄存器分别进行帧头检测；检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M；对所述第二计数器统计的M块标记序号，将标记后的第P块与第P+1块进行异或运算，同时将第1块与右移一位的第M块进行异或运算，其中P为大于或等于1且小于或等于M-1的正整数；将所有异或运算后的校验方程进行组合，得到校验矩阵。第二方面，本专利技术还提供了一种LDPC码的校验矩阵提取系统，所述LDPC码包括M个信息块、M个校验块，每个所述校验块、信息块中均包括N个比特，其中M、N均为大于0的正整数，所述系统包括：检测模块：用于将采集到的串行数据分为I/Q两路，通过寄存器分别进行帧头检测；计数模块：用于检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M；计算模块：用于对所述第二计数器统计的M块标记序号，将标记后的第P块与第P+1块进行异或运算，同时将第1块与右移一位的第M块进行异或运算，其中P为大于或等于1且小于或等于M-1的正整数；组合模块：用于将所有异或运算后的校验方程进行组合，得到校验矩阵。第三方面，本专利技术还提供了一种电子设备，包括存储器、处理器、以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如上述第一方面所述的LDPC码的校验矩阵提取方法中的各个步骤。第四方面，本专利技术还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如上述第一方面所述的LDPC码的校验矩阵提取方法中的各个步骤。本专利技术提供了一种LDPC码的校验矩阵提取方法，所述LDPC码包括M个信息块、M个校验块，每个所述校验块、信息块中均包括N个比特，其中M、N均为大于0的正整数，所述方法包括：将采集到的串行数据分为I/Q两路，通过寄存器分别进行帧头检测；检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M；对所述第二计数器统计的M块标记序号，将标记后的第P块与第P+1块进行异或运算，同时将第1块与右移一位的第M块进行异或运算，其中P为大于或等于1且小于或等于M-1的正整数；将所有异或运算后的校验方程进行组合，得到校验矩阵。该校验矩阵可以根据每一个接收比特在校验方程中的影响决定译码是否正确，由于LDPC编码所使用的生成矩阵的特点就是稀疏矩阵，可以推断出所接收比特的错误在校验方程中的表现很有特点，根据这些特点可以做综合判断、译码，经过反复多次迭代得到最后的正确译码；该校验矩阵主要用于LDPC并行迭代译码时计算校验方程，校验方程的信息都存储在LDPC码的校验矩阵中，在编码时，生成矩阵是编码的依据，在解码时，校验矩阵也是计算校验方程的依据。附图说明下面结合附图详述本专利技术的具体结构图1为本专利技术的LDPC码的校验矩阵提取方法的流程示意图；图2为本专利技术的LDPC码的校验矩阵提取方法的子流程示意图；图3为本专利技术的LDPC码的校验矩阵提取方法的另一子流程示意图；图4为本专利技术的LDPC码的校验矩阵提取系统的程序模块示意图。具体实施方式为使得本专利技术的专利技术目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而非全部实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，图1为本申请实施例中LDPC码的校验矩阵提取方法的流程示意图，在本实施例中，上述LDPC码的校验矩阵提取方法中，所述LDPC码包括M个信息块、M个校验块，每个所述校验块、信息块中均包括N个比特，其中M、N均为大于0的正整数，所述方法包括：步骤101、将采集到的串行数据分为I/Q两路，通过寄存器分别进行帧头检测。在本实施例中，I/Q为并行的两路，将采集到的串行数据分为两路，并通过寄存器对输入的串行数据进行检测，通过与已提取的帧头进行比较，从而检测出串行数据中的帧头，其中帧头的比特数是固定的。步骤102、检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M。在本实施例中，检测到帧头后，对检测到的帧头进行标记，输出帧头指示信号，同时检测到帧头后，第一计数器清零，并开始计数，对信息块、校验块内部的比特数进行计数，其中，在使能有效的情况下，进行计数；不论块内部的逻辑为1还是为0，均进行计数，当第一计数器将每一块的内部比特数计数完成本文档来自技高网...

【技术保护点】
1.一种LDPC码的校验矩阵提取方法，其特征在于，所述LDPC码包括M个信息块、M个校验块，每个所述校验块、信息块中均包括N个比特，其中M、N均为大于0的正整数，所述方法包括：/n将采集到的串行数据分为I/Q两路，通过寄存器分别进行帧头检测；/n检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M；/n对所述第二计数器统计的M块标记序号，将标记后的第P块与第P+1块进行异或运算，同时将第1块与右移一位的第M块进行异或运算，其中P为大于或等于1且小于或等于M-1的正整数；/n将所有异或运算后的校验方程进行组合，得到校验矩阵。/n

【技术特征摘要】
1.一种LDPC码的校验矩阵提取方法，其特征在于，所述LDPC码包括M个信息块、M个校验块，每个所述校验块、信息块中均包括N个比特，其中M、N均为大于0的正整数，所述方法包括：
将采集到的串行数据分为I/Q两路，通过寄存器分别进行帧头检测；
检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M；
对所述第二计数器统计的M块标记序号，将标记后的第P块与第P+1块进行异或运算，同时将第1块与右移一位的第M块进行异或运算，其中P为大于或等于1且小于或等于M-1的正整数；
将所有异或运算后的校验方程进行组合，得到校验矩阵。


2.如权利要求1所述的方法，其特征在于，所述对所述第二计数器统计的M块标记序号，将标记后的第P块与第P+1块进行异或运算，同时将第1块与右移一位的第M块进行异或运算还包括：
记录每个校验块和每个信息块中比特为1的数据的位置以及块的序号，计算相对偏移值。


3.如权利要求2所述的方法，其特征在于，所述信息块的块数与所述校验块的块数相同。


4.如权利要求1所述的方法，其特征在于，所述检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M包括：
当所述第一计数器为N-1时，所述第一计数器清零；
当所述第一计数器不为N-1时，则所述第一计数器自动递增1。


5.如权利要求1所述的方法，其特征在于，所述检测到所述帧头后，将第一计数器清零，并对块内部的比特数进行计数，当所述第一计数器为N-1时，第二计数器自动递增1，直至所述第二计数器为M还包括：
当检测到所述帧头后，所述第二计数器赋值为1。


6.如权利要求1所述的方法，其特征在于...

【专利技术属性】
技术研发人员：苏洪涛，余佳，
申请(专利权)人：深圳市统先科技股份有限公司，
类型：发明
国别省市：广东;44