像素电路及其驱动方法、显示基板、显示装置制造方法及图纸

本公开提供了一种像素电路，包括：第一重置子电路、数据写入及补偿子电路、发光控制子电路和驱动晶体管，像素电路配置有第一控制信号线、第二控制信号线和发光控制信号线，分别提供第一控制信号、第二控制信号和发光控制信号；第一重置子电路响应于处于第一电平状态的第一控制信号的控制，将第一重置电压写入至驱动晶体管的控制极；数据写入及补偿子电路响应于处于第二电平状态的第二控制信号的控制，将数据电压写入至驱动晶体管的第一极，以及响应于处于第二电平状态的发光控制信号的控制，将数据补偿电压写入至驱动晶体管的控制极；发光控制子电路响应于处于第一电平状态的发光控制信号的控制，将第一工作电压写入至驱动晶体管的第一极。

【技术实现步骤摘要】
像素电路及其驱动方法、显示基板、显示装置
本专利技术涉及显示领域，特别涉及一种像素电路及其驱动方法、显示基板、显示装置。
技术介绍
一般而言，显示面板的显示区域内设置有多类控制信号线，不同控制信号线内所加载信号的波形不同。针对每一类控制信号线，均会在显示面板的周边区域配置一个对应的驱动电路(DriveCircuit)。目前，像素电路在工作过程中一般会经历重置阶段、数据写入及补偿阶段和发光阶段；在相关技术中，为控制各工作阶段的进行，像素电路一般至少配置有重置控制信号线、栅线和发光控制信号线3类不同的控制信号线，且重置控制信号线、栅线和发光控制信号线内分别所加载的重置控制信号、栅扫描信号和发光控制信号中任意两者的波形都不同。故，在周边区域至少配置有3个独立的驱动电路以分别为重置控制信号线、栅线和发光控制信号线提供信号。另外，随着像素电路内部功能的增多，像素电路所配置的控制信号线类别增多，周边区域域所需设置的驱动电路个数相应增多，不利于窄边框的实现。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包括：第一重置子电路、数据写入及补偿子电路、发光控制子电路和驱动晶体管，所述像素电路配置有第一控制信号线、第二控制信号线和发光控制信号线，所述第一控制信号线用于提供第一控制信号，所述第二控制信号线用于提供第二控制信号，所述发光控制信号线用于提供发光控制信号，所述第一控制信号与所述第二控制信号的波形相同且所述第二控制信号滞后于所述第一控制控制信号；/n所述第一重置子电路，与第一重置电压端、所述驱动晶体管的控制极和所述第一控制信号线耦接，配置为响应于处于第一电平状态的所述第一控制信号的控制，将所述第一重置电压端提供的第一重置电压写入至所述驱动晶体管的控制极；/n所述数...

【技术特征摘要】
1.一种像素电路，其特征在于，包括：第一重置子电路、数据写入及补偿子电路、发光控制子电路和驱动晶体管，所述像素电路配置有第一控制信号线、第二控制信号线和发光控制信号线，所述第一控制信号线用于提供第一控制信号，所述第二控制信号线用于提供第二控制信号，所述发光控制信号线用于提供发光控制信号，所述第一控制信号与所述第二控制信号的波形相同且所述第二控制信号滞后于所述第一控制控制信号；
所述第一重置子电路，与第一重置电压端、所述驱动晶体管的控制极和所述第一控制信号线耦接，配置为响应于处于第一电平状态的所述第一控制信号的控制，将所述第一重置电压端提供的第一重置电压写入至所述驱动晶体管的控制极；
所述数据写入及补偿子电路，与数据线、所述驱动晶体管的第一极、所述驱动晶体管的第二极、所述驱动晶体管的控制极、所述第二控制信号线和所述发光控制信号线耦接，配置为响应于处于第二电平状态的所述第二控制信号的控制，将所述数据线提供的数据电压写入至所述驱动晶体管的第一极，以及响应于处于第二电平状态的所述发光控制信号的控制，将数据补偿电压写入至所述驱动晶体管的控制极，所述数据补充电压等于所述数据电压与所述驱动晶体管的阈值电压之和；
所述发光控制子电路，与第一工作电压端、所述驱动晶体管的第一极和所述发光控制信号线耦接，配置为响应于处于第一电平状态的所述发光控制信号的控制，将所述第一工作电压端提供的第一工作电压写入至所述驱动晶体管的第一极；
所述驱动晶体管的第二极与发光器件的第一端耦接，所述驱动晶体管配置为响应于所述数据补偿电压的控制，输出相应的驱动电流。


2.根据权利要求1所述的像素电路，其特征在于，第一重置子电路包括第一晶体管，所述数据写入及补偿子电路包括第二晶体管和第三晶体管，所述发光控制子电路包括第四晶体管；
所述第一晶体管的控制极与所述第一控制信号线耦接，所述第一晶体管的第一极与所述驱动晶体管的控制极耦接，所述第一晶体管的第二极与所述第一重置电压端耦接；
所述第二晶体管的控制极与所述发光控制信号线耦接，所述第二晶体管的第一极与所述驱动晶体管的控制极耦接，所述第一晶体管的第二极与所述驱动晶体管的第二极耦接；
所述第三晶体管的控制极与所述第二控制信号线耦接，所述第三晶体管的第一极与所述驱动晶体管的第一极耦接，所述第三晶体管的第二极与所述数据线耦接；
所述第四晶体管的控制极与所述发光控制信号线耦接，所述第四晶体管的第一极与所述第一工作电压端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接。


3.根据权利要求2所述的像素电路，其特征在于，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态；
所述第一晶体管为N型晶体管，所述第二晶体管为N型晶体管，所述第三晶体管为N型晶体管，所述第四晶体管为P型晶体管，所述驱动晶体管为P型晶体管。


4.根据权利要求1所述像素电路，其特征在于，还包括：存储电容；
所述存储电容的第一端与所述驱动晶体管的控制极耦接，所述存储电容的第二端与第一工作电压端耦接。


5.根据权利要求1-4中任一所述的像素电路，其特征在于，还包括：
防误发光子电路，设置于所述驱动晶体管的第二极与所述发光器件的第一端之间且与所述第二控制信号线耦接，配置为响应于处于第一电平状态的所述第二控制信号的控制实现所述驱动晶体管的第二极与所述发光器件的第一端之间通路，以及响应于处于第二电平状态的所述第二控制信号的控制实现所述驱动晶体管的第二极与所述发光器件的第一端之间断路。


6.根据权利要求5所述的像素电路，其特征在于，所述防误发光子...

【专利技术属性】
技术研发人员：曹席磊，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11