一种基于STDP学习规则的突触电路制造技术

本发明专利技术请求保护一种基于STDP学习规则的突触电路，属于集成电路设计领域。该电路主要包括控制开关、信号衰减电路以及权重更新电路等。本发明专利技术采用分压器结构作为权重更新电路，通过改变分压器输入电压信号来更改突触权重电压值，其中突触权重电压存储在电容C3中。本突触电路整体结构呈上下对称，上半部分结构用于实现STDP(Spike Timing Dependent Plasticity)脉冲时间依赖可塑性脉冲时间依赖可塑性学习规则中突触权重增加的情况，下半部分结构用于实现STDP学习规则中突触权重降低的情况，上下两部分通过对电容C3进行充放电改变电容C3上存储的电荷，从而改变突触权重电压值，从而实现一种基于STDP学习规则在线改变突触权重的突触电路。

【技术实现步骤摘要】
一种基于STDP学习规则的突触电路
本专利技术属于集成电路设计领域，具体涉及一种基于脉冲时间依赖可塑性(SpikeTimingDependentPlasticity,STDP)学习规则的突触电路。
技术介绍
突触是传递神经元脉冲的基本组织结构，突触在体内外各种因素的影响下而不断变化、更新和重塑，以适应机体功能的具体需要，该性质称为突触可塑性。Hebb在1949年提出著名的Hebb学习规则，认为神经网络的学习过程发生在神经元之间的突触部位，突触的连接强度随着突触前和突触后神经元活动的变化而变化。然而，神经科学的研究发现脉冲频率编码的方式并不能完全表现突触可塑性的实际作用，突触权值的变化与神经元发放脉冲的精确时间紧密相关，突触前和突触后脉冲发放的相对时间差对神经元之间突触的改变方向和大小具有关键作用，这种基于突触前后脉冲发放时间相关的学习规则称为脉冲时间依赖可塑性，简称STDP学习规则。传统神经网络中对突触电路的设计多仅用于连接突触前后神经元，突触权重存储于静态随机存储器中，这将使突触电路增加了额外的电路，增大了突触电路的面积，不利于应用于本文档来自技高网...

【技术保护点】
1.一种基于STDP学习规则的突触电路，其特征在于，包括上下结构对称的第一电路和第二电路，第一电路用于实现当突触后神经元与突触前神经元输出脉冲的时间差为正值时权重增加的过程，第二电路用于实现当突触后神经元与突触前神经元输出脉冲的时间差为负值时权重减小的过程，第一电路和第二电路均包括：控制开关、信号衰减电路以及权重更新电路，控制开关由突触前神经元或突触后神经元输出的脉冲控制，使电路只在有脉冲信号输入时工作，信号衰减电路用于表现突触后神经元与突触前神经元输出脉冲的时间差，电压信号会随时间差的增大呈指数型衰减，权重更新电路用于根据信号衰减电路的电压信号改变权重。其中所述第一电路的信号衰减电路的输入端...

【技术特征摘要】
1.一种基于STDP学习规则的突触电路，其特征在于，包括上下结构对称的第一电路和第二电路，第一电路用于实现当突触后神经元与突触前神经元输出脉冲的时间差为正值时权重增加的过程，第二电路用于实现当突触后神经元与突触前神经元输出脉冲的时间差为负值时权重减小的过程，第一电路和第二电路均包括：控制开关、信号衰减电路以及权重更新电路，控制开关由突触前神经元或突触后神经元输出的脉冲控制，使电路只在有脉冲信号输入时工作，信号衰减电路用于表现突触后神经元与突触前神经元输出脉冲的时间差，电压信号会随时间差的增大呈指数型衰减，权重更新电路用于根据信号衰减电路的电压信号改变权重。其中所述第一电路的信号衰减电路的输入端与第一电路的控制开关相连接，第一电路的信号衰减电路与第一电路的权重更新电路通过第一电路的控制开关相连接；其中所述第二电路的的信号衰减电路的输入端与第二电路的控制开关相连接，第二电路的信号衰减电路与第二电路的权重更新电路通过第二电路的控制开关相连接；所述第一电路和第二电路的权重更新电路通过对电容C3进行充放电改变电容C3上存储的电荷，从而改变突触权重电压值。


2.根据权利要求1所述的一种基于STDP学习规则的突触电路，其特征在于，所述第一电路包括：控制开关控制开关控制开关NMOS管M1、NMOS管M3、PMOS管M5、NMOS管M6、PMOS管M7、电容C1；其中控制开关两端分别连接外部电源VDD与NMOS管M1的漏极，NMOS管M1的栅极与外部偏置信号Vleak相连，NMOS管M1的源极与外部地线GND相连，电容C1的一端与外部地线GND相连，电容C1的另一端分别与NMOS管M1的漏极、控制开关的一端相连，控制开关的另一端与NMOS管M3的漏极相连，NMOS管M3的栅极与外部控制信号post的相反信号相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的漏极与NMOS管M6的栅极相连，NMOS管M6的漏极分别与PMOS管M5的漏极、PMOS管M7的栅极相连，NMOS管M6的源极和PMOS管M5的栅极与外部地线GND相连，PMOS管M5的源极和PMOS管M7的源极与外部电源VDD相连，PMOS管M7的漏极与控制开关的一端相连。


3.根据权利要求2所述的一种基于STDP学习规则的突触电路，其特征在于，所述第一电路中控制开关由外部信号pre控制、控制开关由外部信号post控制、控制开关由外部信号post控制，其中外部信号pre是突触前神经元输出的脉冲信号，外部信号post是突触后神经元输出的脉冲信号；所述下半部分电路中控制开关由外部信号post控制、控制开关由外部信号pre控制、控制开关由外部信号pre控制。


4.根据权利要求2或3所述的一种基于STDP学习规则的突触电路，其特征在于，所述第一电路的信号衰减电路由NMOS管M1和电容C1构成，当外部脉冲信号pre到来，控制开关导通，电容C1充电至VDD，随着外部脉冲信号pre结束，电容C1通过NMOS管M1放电，电容C1两端电压呈指数型衰减；控制开关用于将电容C1两端衰减至外部脉冲信号post到来时的电压传输给NMOS管M6；NMOS管M6、PMOS管M5、PMOS管M7构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过控制开关传输给电容C3，对电容C3进行充电，以此实现当突触后脉冲信号post比突触前脉冲信号pre后到达突触电路时，突触权重增加的特性；NMOS管M3由外部脉冲信号post的相反信号控制，当没有外部脉冲信号post输入时，NMOS管M3将NMOS管M6的栅极电压拉低至GND，以避免没有信号控制时电路中存在的静态功耗。


5.根据权利要求2...

【专利技术属性】
技术研发人员：王巍，张珊，张定冬，熊德宇，刘博文，袁军，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：重庆;50