一种动态配置逻辑门，包括配置用于提供第一阈值参考信号的控制器（１１０）；配置用于对第一阈值参考信号和至少一个输入信号求和生成和信号的加法器（１１５）；配置用于对和信号使用非线性函数的混沌更新器（１０５）；和配置用于通过取第二阈值参考信号和来自混沌更新器（１０５）的已处理的和信号之间的差值来确定输出信号的减法器（１２０）。响应调节阈值参考信号中的至少一个，逻辑门可作为多种不同逻辑门中的一种而进行操作。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及动态运算领域，更具体地，涉及一种用于逻辑门的混沌运算结构。
技术介绍
传统的运算系统依靠定时操作和布尔代数来完成计算。也就是说，传统运算系统中的信号流和信号处理过程处于诸如来自系统时钟的信号之类的定时源的控制之下，并由之协调。随每一时钟周期的过去，对信号进行处理，典型的是使用不同的逻辑门组合来实现一个或多个布尔代数函数。传统的运算系统本质上是静态的，缺乏灵活的运算结构。在静态运算系统中，运算系统的不同硬件元件在操作中不能重新连接或重新配置。例如，如逻辑门这样的硬件元件，一旦该元件被制成，其功能便无法改变。此外，一旦多个元件或逻辑门组成了数据处理系统或特定的布尔函数，这些元件就在电路上固定了。不论该功能是由一系列离散元件来实现，还是在硅片上实现，都是这样的。在任一情况下，最后的电路结构都无法重新配置或重新排序为不同的设计。然而，一些运算模块能够进行有限度的重新配置。例如，现场可编程门阵列就提供了有关重新配置的有限灵活度。一类称为一次可配置结构的FPGA，能够通过使用熔断或反熔断技术编程一次，作为开关来连通或阻断电路连接。另一类称为多次可配置结构的FPGA，能够在每次使用设备时调节完成不同的结构配置。还有另一类FPGA在设计的操作过程中可进行硬件开发。这样的一类FPGA称为具有动态结构，更具体的，称为具有动态重布线结构。例如，这样一类传统的动态FPGA包括自由逻辑单元(uncommitted cell)和选路资源(routing resource)，它们的功能和互连由用户定义的、储存于静态随机存储器(RAM)的配置数据来确定。静态RAM能够在运行期间修改，因而在其它电路运行不被中断的情况下，可以改变芯片的某一部分结构。其它实施例包括在FPGA内可以实现重新选路的微控制器。无论如何，尽管电子设计的现状是已开始发展动态运算结构，但是这些努力只限于简单地重定向信号流或对诸如这类FPGA的设备或元件进行“重新布线”。
技术实现思路
在此公开的专利技术方案提供了一种用于仿真不同逻辑门的方法、系统和设备。使用一种控制机制，本专利技术能够仿真多个不同逻辑门的任意一个的功能。例如，给定的逻辑门结构能够实现一种类型的逻辑门的功能，在运算期间则开始实现不同类型的逻辑门的功能。因此，在此公开的专利技术方案能够被组合以形成更多复杂的系统。特别地，在操作期间不仅能够动态地改变不同的独立的门结构的功能，而且能够改变更大的系统的功能。本专利技术的一个方面包括动态配置逻辑门。此逻辑门包括控制器，配置用于提供第一阈值参考信号；加法器，配置用于对第一阈值参考信号与至少一个输入信号求和生成和信号。逻辑门还可以包括混沌更新器，配置用于对和信号使用非线性函数；和减法器，配置用于通过取第二阈值参考信号与来自混沌更新器的已处理的和信号之间的差值来确定输出信号。响应调节至少一个阈值参考信号，逻辑门可作为多种不同逻辑门中的一种来操作。例如，可调节一个或多个参考信号，使得逻辑门作为“与”(AND)逻辑门来操作。还可调节一个或多个参考信号，使得逻辑门作为“或”(OR)逻辑门、“异或”(XOR)逻辑门、或“非”(NOT)逻辑门来操作。由减法器确定的差值信号可作为逻辑门的输出信号。本专利技术的另一方面可以包括一种改变动态配置逻辑门的功能的方法。此方法可以包括生成第一阈值参考信号并对第一阈值参考信号与至少一个输入信号求和产生和信号。可以对此和信号使用非线性函数。可以取第二阈值参考信号和已处理的和信号之间的差值。响应调节阈值参考信号中的至少一个，可以改变逻辑门的操作以实现多种不同逻辑门中的一种功能。例如，逻辑门的操作可被改变以实现“与”逻辑门、“或”逻辑门、“异或”逻辑门、或“非”逻辑门的功能。差值信号可作为逻辑门的输出。本专利技术的再另一方面包括一种实现逻辑表达的系统。该系统包括第一动态配置逻辑门和至少一个第二动态配置逻辑门。根据至少一个提供的参考信号，每一个动态配置逻辑门可以以多个不同逻辑门类型中的一种进行操作。响应改变提供给至少一个动态配置逻辑门的至少一个这样的参考信号，可以改变由系统实现的逻辑表达。每一个动态配置逻辑门可接收独立的或专用的(separate or individual)参考信号，或者可接收相同的参考信号。第一和第二动态配置逻辑门可以以混沌逻辑门的形式实现。附图说明附图示出了当前优选的实施例，但是需要理解的是，本专利技术并不局限于所示的精确的方案和手段。图1是一原理图，示出了用于根据在此公开的专利技术方案的混沌逻辑门的高等级电路结构。图2A是一原理图，示出了图1所示的混沌更新器的典型电路实现。图2B是一时序图，示出了可用于驱动图2A中的混沌更新器的元件的典型定时脉冲。图3是一原理图，示出了图1中的混沌逻辑门的阈值控制器、加法器和减法器的典型电路实现。图4A是一组时序图，示出了根据在此公开的专利技术方案所形成的用于实现代表性“或”门配置的时序序列。图4B是一组时序图，示出了根据在此公开的专利技术方案所述形成的用于实现代表性“非”门配置的时序序列。具体实施例方式本专利技术提供了一种能够被配置以便实现任意多种不同逻辑门的功能的混沌逻辑门的方法、系统和设备。这些逻辑门如“与”(AND)逻辑门、“或”(OR)逻辑门、“异或”(XOR)逻辑门和“非”(NOT)逻辑门。混沌逻辑门的功能可以通过改变供给门的一个或多个参考电压而发生改变。因此，根据在此公开的专利技术方案所描述的混沌逻辑门例如能够实现一种类型的门，如“与”逻辑门的功能，在操作期间能够受到指示开始作为另一种类型的逻辑门，如“或”逻辑门而操作，或者实现其功能。下面的表1表示基本操作的真值表。例如，第3列表示给定输入(I1，I2)的“与”门的函数，第4列表示给定输入(I1，I2)的“或”门的函数，第5列表示给定输入(I1，I2)的“异或”门的函数。表1的第二部分表示给定输入I1的“非”门的操作。 表1混沌逻辑门具有由一x值描述的初始状态。根据在此公开的专利技术方案，每一个基本的逻辑门操作“与”、“或”、“非”、“异或”，包括下面三个步骤1.输入。x→x0+X1+X2用于“与”、“或”和“异或”操作；x→x0+X用于“非”操作，其中x0表示系统的初始状态，当I＝0时X＝0，当I＝1时X＝δ。2.混沌更新。x→f(x)，其中f(x)为混沌函数。3.阈值。获取输出Z若f(x)≤x*则Z＝0，若f(x)＞x*则Z＝f(x)-x*，其中x*为阈值。这可用来解释若Z＝0则逻辑输出为0，若Z＝δ则逻辑输出为1。根据本专利技术的一个实施例，输入输出具有等价定义，这使得一个单元中用于输入输出的数量与用于不同逻辑操作的数量相同。这要求常量δ在网络中具有相同的值。这样的结构允许实现一种门的功能的混沌模块的输出耦合至也实现一特定门的功能的另一混沌模块，形成实现复合逻辑操作的门阵列。给定一用于物理设备的动态的f(x)，必须确定满足真值表中条件的阈值和初始状态信号值。下面的表2表示为实现逻辑操作“与”、“或”、“异或”和“非”，混沌运算元件需满足的必要条件。由于输入的对称，表1中表示的真值表中的四个条件可减少至三个不同的条件，其中表1中的第二和第三行可合并表示为表2中的条件二。 表2下面的表3表示当f(x)＝4ax(1-x)且参数a＝1本文档来自技高网...
【技术保护点】
一种动态配置逻辑门，包括：控制器，配置用于提供第一阈值参考信号；加法器，配置用于对第一阈值参考信号和至少一个输入信号进行求和，生成和信号；混沌更新器，配置用于将非线性函数应用于和信号；以及减法器，配置用于通过 取第二阈值参考信号和来自所述混沌更新器的已处理的和信号之间的差值，来确定输出信号；其中，响应调节阈值参考信号中的至少一个，逻辑门作为多种不同逻辑门中的一种而进行操作。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：威廉L蒂特，克里什娜穆西莫瑞里，苏得什娜辛娜，
申请(专利权)人：佛罗里达大学研究基金会公司，控制动力学有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。