一种硬件随机数生成器（ＲＮＧ）（１０）包括：熵源（１２），用于提供包括连续的第一状态和第二状态的比特的输入比特流（ＤＩＳ）；以及第一数字校正器电路（２８）。第一电路被配置为根据第一方案根据比特流中的两个连续比特提供输出比特流（３４）的输出比特，以输出比特流（３４）中的比特彼此独立。串联的第二数字校正器电路（２８）确保输出比特流中的比特还是无偏的，以便输出比特流是真随机的。连接到第一校正器或第二校正器的输出端的高斯型校正器４０根据输出比特流（３４）生成具有标准高斯型离差的字。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及随机数生成器(RNG)，尤其涉及用于在输出端生成一连串连续的第一和第二状态的真随机比特和/或具有高斯型分布的真随机数的硬件RNG。软件和硬件随机数生成器都是本领域中已知的。已知的软件生成器的输出信号不是真随机的，而是伪随机的，并且这些生成器一般慢于硬件生成器。某些已知的硬件RNG包括量子力学光学器件，既昂贵、笨重又难以实现。其他硬件RNG的输出并不展现从统计上来说真正随机的特性。在此说明书，术语“真随机”被用于表示这样一个元素集合，其中元素彼此独立并且同分布。专利技术目的因此，本专利技术的一个目的是提供一种硬件随机数生成器和一种生成随机数的方法，申请人相信利用这种生成器和方法至少可以缓和上述缺点。
技术实现思路
根据本专利技术，提供了一种硬件随机数生成器(RNG)，包括-熵源，用于提供包括连续的第一状态和第二状态的比特的输入比特流；-第一数字校正器，其包括第一输入端和第一输出端；-校正器被配置为根据第一方案在第一输出端处根据输入比特流中的两个连续比特提供第一输出比特流的输出比特，其中第一状态的第一比特和第一状态的第二比特产生第三状态的输出比特，并且其中第一状态的第一比特和第二状态的第二比特产生第四状态的输出比特，其中第三和第四状态是彼此的逆，并且其中第三状态等于第一状态和第二状态之一，从而确保校正器的第一输出端处的输出比特流中的连续比特彼此独立。第一校正器的第一输出端最好连接到第二数字校正器的第一输入端，第二数字校正器包括第一输出端，并被配置为根据第二方案在第一输出端处根据第二校正器的第一输入端处的两个连续比特提供第二输出比特流的输出比特，其中第一状态的第一比特和第二状态的第二比特产生第三状态的输出比特，并且其中第二状态的第一比特和第一状态的第二比特产生第四状态的输出比特，其中第三和第四状态是彼此的逆，并且其中第三状态等于第一状态和第二状态之一，从而确保第二输出比特流中的连续比特既彼此独立又无偏，从而是真随机的。熵源可包括白噪声生成元件，该白噪声生成元件具有第一输出端，该第一输出端连接到具有输出端和截止频率f0的模拟高通放大器的输入端。高通滤波器的输出端可连接到具有输出端的电压电平鉴别器电路的输入端。电平鉴别器电路的输出端可连接到触发器的第一输入端，以在其输出端处生成输入比特流。在电压电平鉴别电路的输入端处可提供模拟电压电平补偿电路。该补偿电路可包括RC电路，该RC电路的RC时间常数短于1/f0。RNG可包括高斯型生成器，该高斯型生成器包括连接到第一数字校正器的第一输出端或第二数字校正器的第一输出端的输入端，该生成器包括加法器装置，用于生成从校正器接收到的各自具有i个连续比特的j个字的和；减法器装置，用于得出和与和的均值之间的差；以及除法器装置，用于用所述差除以标准差，从而在高斯型生成器的输出端处生成高斯型离差(deviate)。根据本专利技术的另一个方面，提供了一种生成随机比特流的方法，该方法包括以下步骤-利用熵源，该熵源用于提供包括连续的第一状态和第二状态的比特的输入比特流；-利用第一数字校正器，该第一数字校正器包括第一输入端和第一输出端，以便根据第一方案在第一输出端处根据输入比特流中的两个连续比特提供第一输出比特流的输出比特，其中第一状态的第一比特和第一状态的第二比特产生第三状态的输出比特，并且其中第一状态的第一比特和第二状态的第二比特产生第四状态的输出比特，其中第三和第四状态是彼此的逆，并且其中第三状态等于第一状态和第二状态之一，从而确保校正器的输出端处的输出比特流中的连续比特彼此独立。该方法还可包括利用与第一校正器串联的包括输入端和输出端的第二数字校正器的步骤，其中第二校正器被用于根据第二方案在所述输出端处根据第二校正器的所述输入端处的两个连续比特提供第二输出比特流的输出比特，其中第一状态的第一比特和第二状态的第二比特产生第三状态的输出比特，并且其中第二状态的第一比特和第一状态的第二比特产生第四状态的输出比特，其中第三和第四状态是彼此的逆，并且其中第三状态等于第一状态和第二状态之一，从而确保第二输出比特流中的连续比特既彼此独立又无偏。附图说明现将参考附图仅以示例方式进一步描述本专利技术，附图中图1是根据本专利技术的硬件随机数生成器(RNG)的框图；图2(a)、2(b)和2(c)是图1的点2(a)、2(b)和2(c)处的信号的时间波形；图3是图1中的RGN的第一数字校正器电路形成部分的一个实施例的逻辑图；图4(a)、4(b)、4(c)、4(d)、4(e)和4(f)是图3的点4(a)、4(b)、4(c)、4(d)、4(e)和4(f)处的信号的时间波形；图5是图中的RGN的第二数字校正器电路形成部分的一个实施例的逻辑图； 图6(a)、6(b)、6(c)、6(d)、6(e)和6(f)是图5的点6(a)、6(b)、6(c)、6(d)、6(e)和6(f)处的信号的时间波形；图7是串联的第一和第二数字校正器电路的逻辑图；以及图8(a)、6(b)、6(c)、6(d)、6(e)、6(f)、8(g)、8(h)、8(i)和8(j)是图7的点8(a)、6(b)、6(c)、6(d)、6(e)、6(f)、8(g)、8(h)、8(i)和8(j)处的信号的时间波形；图9是根据本专利技术的RNG的高级框图。具体实施例方式根据本专利技术的硬件随机数生成器(RNG)一般由图1中的标号10表示。RNG 10包括生成宽带宽模拟输出信号14的熵源12。熵源可包括用于生成随机或白噪声的热噪声元件，例如半导体结、电阻器或雪崩噪声生成器。该元件连接到高通放大器16，该高通放大器具有截止频率f0，并且提供放大后的输出信号18。放大器连接到模拟控制电路20，该模拟控制电路用于控制已知的反相鉴别器22的鉴别电平。在鉴别器的输出端处提供了平均频率为<f>的模拟信号。电路20包括RC反馈环23，以用于控制和校正可能影响元件12和放大器22的温度和电源变化。鉴别器的输出端连接到触发器24，以产生图2(a)中所示的数字比特流26。电路23的RC时间常数慢于1/f0。以这种方式，在触发器的输出端处生成了数目基本相等的第一状态的比特和第二状态的比特。从而，图2(a)中的比特流26包括一连串连续的具有第一状态和第二状态之一的比特。状态可以是逻辑高或“1”和逻辑低或“0”。如图9中所示，已知这些比特一般彼此不独立，并且也不是无偏的。因此，比特流26不是真随机的。正如稍后将描述的，包括第一数字校正器电路30(在图3、7和9中示出)和串联的第二数字校正器电路32(在图5、7和9中示出)的硬件数字校正器装置28被用于分别去除比特之间的相关和偏置，从而提供真随机比特流34。RNG还包括时钟生成器36，用于生成图2(b)中所示的时钟信号38。RNG 10还包括硬件高斯型生成器40，正如下文中将要描述的，该硬件高斯型生成器40接收真随机比特流34作为输入，并生成具有标准高斯型离差的字，即均值为0且方差为1的字。生成器40的输出端可连接到任何适当的应用42的输入端。时钟信号38的频率一般低于数字输入流(DIS)26的平均或均值频率。在其他实施例中，可使用平均频率低于时钟信号的DIS 44。DIS 26或44被提供作为第一数字校正器电路30的一个输入。另本文档来自技高网...
【技术保护点】
一种硬件随机数生成器（ＲＮＧ），包括：－熵源，用于提供包括第一状态和第二状态的连续比特的输入比特流；－第一数字校正器，其包括第一输入端和第一输出端；－校正器被配置为根据第一方案在所述第一输出端处根据所述输入比特流中的 两个连续比特提供第一输出比特流的一个输出比特，其中第一状态的第一比特和所述第一状态的第二比特产生第三状态的输出比特，并且其中所述第一状态的第一比特和第二状态的第二比特产生第四状态的输出比特，其中所述第三和第四状态是彼此的逆，并且其中所述第三状态等于所述第一状态和所述第二状态之一，从而确保所述校正器的第一输出端处的输出比特流中的连续比特彼此独立。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：奥科尔C德贾格尔，卡罗洛斯J莱内克，亨德力克J万德瓦特，巴伦德维瑟，罗洛夫C博萨，
申请(专利权)人：西北大学，
类型：发明
国别省市：ZA[南非]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。