实现消除失调功能的采样保持电路结构制造技术

本发明专利技术涉及一种实现消除失调功能的采样保持电路结构，包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。采用本发明专利技术的实现消除失调功能的采样保持电路结构，消除了运算放大器的失调电压误差，减小了运算放大器设计的难度，同时降低了成本。本发明专利技术采用大尺寸的MP1和MN1以及最小尺寸的MP2和MN2，在满足快的采样速度的同时，也保证了整个模数转换器的精度。了整个模数转换器的精度。了整个模数转换器的精度。

【技术实现步骤摘要】
实现消除失调功能的采样保持电路结构


[0001]本专利技术涉及集成电路领域，尤其涉及采样保持电路领域，具体是指一种实现消除失调功能的采样保持电路结构。

技术介绍

[0002]现有技术的电路结构如图1所示，输入信号Vin接到运算放大器AMP1的正输入端，AMP1接成单位增益缓冲器形式，AMP1的输出端通过由PMOS管P1和NMOS管N1构成的CMOS传输门接到采样电容Cs上，CK1和CK2分别控制N1和P1的栅极，CK1与CK2为反相关系，CK1通过反相器I1产生CK2。
[0003]由于运算放大器AMP1存在失调电压，因此AMP1的输出端电压为Vin-Vos1，其中Vos1即为AMP1的失调电压，该电压值取决于运放的增益以及在工艺制造过程中器件的匹配性情况。在t1时刻，P1和N1均导通，采样阶段开始，输入信号通过AMP1对采样电容Cs充电，在t2时刻，Vout电压与AMP1输出电压值相同即Vin-Vos1，AMP1停止对Cs电容充电，在t3时刻，P1和N1均断开，采样结束，保持阶段开始，Cs上的电压被保持为电压Vh，Vh电压与Vin-Vos之间的差值v0即为沟道电荷注入和时钟馈通效应引入的误差，这误差值与P1和N1的尺寸相关，尺寸越大，误差越大，而通常希望快的采样速度，均会选择较大尺寸的P1和N1管，这将导致误差v0较大。
[0004]由于上述技术中，最终的采样电压值Vh与输入信号Vin之间的误差主要来源于两个：运算放大器AMP1的失调电压Vos1和CMOS开关导致的沟道电荷注入和时钟馈通效应引入的误差v0。其中Vos1与运算放大器AMP1的增益相关，增益越大，Vos1越小，但是AMP1的结构会设计的越复杂，成本也越大，同时由于Vos1还与工艺制造过程中器件的匹配性情况相关，所以Vos1是一个很难以控制的随机量。沟道电荷注入和时钟馈通效应引入的误差v0与CMOS开关的尺寸相关，而通常希望快的采样速度，均会选择较大尺寸的P1和N1管，这将导致v0较大。以上缺点将直接导致整个模数转换器的精度下降。

技术实现思路

[0005]本专利技术的目的是克服上述现有技术的缺点，并提供了一种满足精度高、误差小、适用范围广泛的实现消除失调功能的采样保持电路结构。
[0006]为了实现上述目的，本专利技术的实现消除失调功能的采样保持电路结构如下：
[0007]该实现消除失调功能的采样保持电路结构，其主要特点是，所述的电路结构包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。
[0008]较佳地，所述的失调消除模块包括脉冲产生单元和第一反相器，所述的脉冲产生
模块的输出端与第一反相器的输入端相连接；所述的失调消除模块还包括第二CMOS传输门单元，所述的第二CMOS传输门单元分别与输入信号端和输出信号端相连接。
[0009]较佳地，所述的第二CMOS传输门单元由第二PMOS管和第二NMOS管构成，所述的脉冲产生单元的输出信号和第一反相器的输出信号分别控制第二PMOS管的栅极和第二NMOS管的栅极。
[0010]较佳地，所述的脉冲产生单元由第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、二输入或非门、电阻和电容构成，所述的第二反相器与第三反相器串联，所述的第四反相器、电阻、第五反相器、第六反相器串联，所述的第四反相器的输入端与第三反相器的输出端相连接，所述的二输入或非门的第一输入端与第三反相器的输出端相连接，所述的二输入或非门的第二输入端与第五反相器的输出端相连接，所述的电容一端接于电阻和第五反相器之间，另一端接地。
[0011]较佳地，所述的电路结构还包括采样电容，所述的采样电容的一端与所述的第一CMOS传输门模块的输出端相连接，另一端接地。
[0012]较佳地，所述的CMOS传输门模块由第一PMOS管和第一NMOS管构成。
[0013]采用本专利技术的实现消除失调功能的采样保持电路结构，消除了运算放大器的失调电压误差，运算放大器采用最简单的结构，不需要大的增益，减小了运算放大器设计的难度，同时降低了成本。本专利技术避免了因为MP1和MN1的沟道电荷注入和时钟馈通效应引入误差的问题，因此根据采样速度的要求，可以采用大尺寸的MP1和MN1，也不会引入误差。本专利技术采用最小尺寸的MP2和MN2即可满足快的采样速度，由此，误差v02的值可以降到最低，在满足快的采样速度的同时，保证了整个模数转换器的精度。
附图说明
[0014]图1为现有技术的电路结构示意图。
[0015]图2为本专利技术的实现消除失调功能的采样保持电路结构的示意图。
[0016]图3为本专利技术的实现消除失调功能的采样保持电路结构的失调消除模块的一种实施例的内部结构的示意图。
[0017]图4为本专利技术的实现消除失调功能的采样保持电路结构的时序图。
具体实施方式
[0018]为了能够更清楚地描述本专利技术的
技术实现思路
，下面结合具体实施例来进行进一步的描述。
[0019]本专利技术的该实现消除失调功能的采样保持电路结构，其中包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。
[0020]作为本专利技术的优选实施方式，所述的失调消除模块包括脉冲产生单元和第一反相器，所述的脉冲产生模块的输出端与第一反相器的输入端相连接；所述的失调消除模块还包括第二CMOS传输门单元，所述的第二CMOS传输门单元分别与输入信号端和输出信号端相
连接。
[0021]作为本专利技术的优选实施方式，所述的第二CMOS传输门单元由第二PMOS管和第二NMOS管构成，所述的脉冲产生单元的输出信号和第一反相器的输出信号分别控制第二PMOS管的栅极和第二NMOS管的栅极。
[0022]作为本专利技术的优选实施方式，所述的脉冲产生单元由第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、二输入或非门、电阻和电容构成，所述的第二反相器与第三反相器串联，所述的第四反相器、电阻、第五反相器、第六反相器串联，所述的第四反相器的输入端与第三反相器的输出端相连接，所述的二输入或非门的第一输入端与第三反相器的输出端相连接，所述的二输入或非门的第二输入端与第五反相器的输出端相连接，所述的电容一端接于电阻和第五反相器之间，另一端接地。
[0023]作为本专利技术的优选实施方式，所述的电路结构还包括采样电容，所述的采样电容的一端与所述的第一CMOS传输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现消除失调功能的采样保持电路结构，其特征在于，所述的电路结构包括运算放大器、第一CMOS传输门模块和失调消除模块，所述的运算放大器的正输入端接输入信号，输出端与第一CMOS传输门模块相连，且运算放大器的负输入端与输出端相连作为单位增益缓冲器，所述的失调消除模块的两端分别与所述的运算放大器的正输入端和CMOS传输门模块的输出端相连接，所述的失调消除模块用于消除运算放大器引入的失调电压的影响。2.根据权利要求1所述的实现消除失调功能的采样保持电路结构，其特征在于，所述的失调消除模块包括脉冲产生单元和第一反相器，所述的脉冲产生模块的输出端与第一反相器的输入端相连接；所述的失调消除模块还包括第二CMOS传输门单元，所述的第二CMOS传输门单元分别与输入信号端和输出信号端相连接。3.根据权利要求2所述的实现消除失调功能的采样保持电路结构，其特征在于，所述的第二CMOS传输门单元由第二PMOS管和第二NMOS管构成，所述的脉冲产生单元的输出信号和第一反相器的输出...

【专利技术属性】
技术研发人员：曾洁琼，张天舜，刘玉芳，丁增伟，
申请(专利权)人：华润微集成电路无锡有限公司，
类型：发明
国别省市：