一种异步桥及数据传输方法技术

本发明专利技术提供的一种异步桥，包括异步从接口，检测到第一时钟域内存在总线传输时发出传输请求信号；二级同步单元，二级同步所述传输请求信号；异步主接口，接收二级同步后的传输请求信号，建立第二时钟域的总线传输；以及双向存储器，所述双向存储器一端与所述异步从接口相连接，另一端与所述异步主接口相连接，存储总线突发传输时的数据信号。此外本发明专利技术还提供了一种使用异步桥进行数据传输的方法。本发明专利技术方案无需将突发传输转化为单一传输进行处理，就能实现对跨时钟域的ＡＨＢ总线突发传输的支持，大大提高了总线效率。

【技术实现步骤摘要】

本专利技术涉及芯片设计技术，确切地说，涉及芯片内部不同时钟域之间的异步桥及使用异步桥进行数据传输的方法。
技术介绍
在目前的SOC(System On Chip，片上系统)芯片中，比较普遍的采用了双核或多核的设计架构，即SOC芯片的内部同时集成了两个或者多个处理器，例如ARM处理器和DSP处理器，不同的处理器之间通常采用AMBA(Advanced Microcontroller Bus Architecture，高级微控制器总线架构)规范中的AHB(Advanced High-performance Bus，先进高性能总线)总线相连，处理器之间可以通过AHB总线访问对方的AHB接口设备。但由于不同处理器一般工作在不同的时钟域，因此AHB总线上的时钟频率不同，不能直接进行访问，而是需要先进行AHB总线异步时钟域之间的同步转换，这就需要通过AHB2AHB异步桥来完成。AHB2AHB异步桥有两个AHB接口，其中AHB从设备接口(AHBSLAVE)为总线输入口，它接收来自时钟域1如ARM时钟域的主设备ARM核的总线传输，经过内部的同步转换后，变为时钟域2如DSP时钟域的AHB总线传输，经AHB主设备接口(AHB MASTER)输出。如图1所示的双核系统中，使用了两个这样的AHB2AHB异步桥。其中，连到ARM核的AHB1总线传输经过异步桥1的同步转换，变为DSP时钟域的AHB总线传输，完成对DSP时钟域AHB从设备的访问；类似的，连到DSP核的AHB2总线传输经过异步桥2的同步转换，变为ARM时钟域的AHB总线传输，完成对ARM时钟域AHB从设备的访问。以AHB2AHB异步桥1为例，现有技术工作原理如下，异步桥1的AHB从设备接口接收ARM时钟域总线传输后，AHB从设备接口侧状态机将该传输寄存(即将AHB总线上的控制信号寄存)，然后向AHB主设备接口侧发出传输请求。由于跨越不同时钟域，该传输请求信号被两级同步，在DSP时钟域，主设备接口侧状态机接收到该同步后的传输请求后，根据已寄存的控制信号在DSP时钟域重建AHB总线上的传输，访问DSP时钟域的AHB从设备；访问结束后，AHB主设备接口侧状态机向AHB从设备接口侧发出传输结束响应。同样的，该响应信号也被两级同步后，转换为ARM时钟域信号；AHB从设备接口侧状态机接收到传输结束的响应信号后，完成本次传输，接着进行下一次传输，或者进入空闲状态。但对于AHB总线突发(Burst)传输，这种方案中异步桥对传输中的每一个动作(beat)，都要经过寄存—请求—重建传输(新时钟域)—响应—结束这样一个过程，换言之，就是对AHB总线突发传输都转换为单一(single)传输来处理，并不能真正支持突发传输。这种处理方式导致总线效率过低，严重影响了跨时钟域传输时总线带宽，特别当双核之间数据吞吐量较大时，将称为系统的瓶颈。
技术实现思路
本专利技术目的在于提供一种异步桥及其通信方法，能够支持跨时钟域的AHB总线突发传输，从而提升总线效率。本专利技术提供的异步桥，包括异步从接口，检测到第一时钟域内存在总线传输时发出传输请求信号；二级同步单元，二级同步所述传输请求信号；异步主接口，接收二级同步后的传输请求信号，建立第二时钟域的总线传输；双向存储器，所述双向存储器一端与所述异步从接口相连接，另一端与所述异步主接口相连接，存储总线突发传输时的数据信号；当突发传输为突发读传输类型时，所述异步主接口向双向存储器中写入数据信号，所述异步从接口从所述双向存储器中读出所述数据信号；或当突发传输为突发写传输类型时，所述异步从接口向双向存储器中写入数据信号，所述异步主接口从所述双向存储器中读出所述数据信号。所述异步主接口在第二时钟域的总线传输结束后，发出应答信号；所述二级同步单元二级同步所述应答信号；所述异步从接口接收二级同步后的应答信号，结束第一时钟域的总线传输。所述双向存储器是FIFO或双端口RAM。所述FIFO包括写数据FIFO和读数据FIFO。本专利技术提供的使用异步桥进行数据传输的方法，其中所述异步桥包括异步从接口、二级同步单元、异步主接口和双向存储器，该方法包括如下步骤异步从接口对从设备接口侧总线上的控制信号进行寄存，发出传输请求信号，根据所述控制信号确定传输类型为突发读传输时，等待读取数据；二级同步单元对所述传输请求信号进行二级同步；异步主接口接收二级同步后的传输请求信号，根据所述寄存的控制信号确定传输类型为突发读传输；异步主接口在主设备接口侧建立突发读传输，向双向存储器中写入数据信号；异步从接口从双向存储器中读出所述数据信号，利用所述从设备接口侧总线传输所述数据信号。所述异步从接口从双向存储器中读出所述数据信号之前还包括异步从接口检测出双向存储器中存储数据已超过预设门限值。所述异步从接口从双向存储器中读出所述数据信号之前还包括异步主接口在主设备接口侧的突发读传输结束后发出应答信号；二级同步单元对所述响应信号进行二级同步；异步从接口接收二级同步后的响应信号。本专利技术提供的使用异步桥进行数据传输的方法，其中所述异步桥包括异步从接口、二级同步单元、异步主接口和双向存储器，该方法包括如下步骤异步从接口对从设备接口侧总线上的控制信号进行寄存，发出传输请求信号，根据所述控制信号确定传输类型为突发写传输时，向双向存储器中写入总线上的数据信号；二级同步单元对所述传输请求信号进行二级同步；异步主接口接收二级同步后的传输请求信号，根据所述寄存的控制信号确定传输类型为突发写传输时，等待读取数据；异步主接口检测出双向存储器中存储数据已超过预设门限值时，从双向存储器中读出所述数据信号，在主设备接口侧建立突发写传输。在主设备接口侧突发写传输结束后，进一步包括如下步骤异步主接口发出应答信号；二级同步单元对所述响应信号进行二级同步；异步从接口接收二级同步后的响应信号，停止向双向存储器中写数据信号，结束从设备接口侧总线传输。与现有技术将突发传输转化为单一传输的处理方式相比，本专利技术方案通过在异步桥中采用双向存储器暂存AHB总线突发传输时的读写数据，实现了对跨时钟域的AHB总线突发传输的支持，大大提高了总线效率。附图说明图1是现有技术方案中跨时钟域系统结构示意图；图2是本专利技术中异步桥结构示意图；图3是图2所示异步桥中异步从接口状态转换图；图4是图2所示异步桥中异步主接口状态转换图；图5是图2所示异步桥工作流程示意图。具体实施例方式本专利技术提供一种异步桥及其通信方法，以解决现有技术中异步桥需要将AHB总线突发传输转换为单一传输来处理，从而导致总线效率过低的问题。本专利技术在异步桥中增设有双向存储器，由于总线一个时刻只处理一个传输(读传输或写传输)，突发传输中读写操作不会同时发生，因此只需要一个双向存储器就可以满足需要，所述双向存储器一端与异步从接口相连接，另一端与异步主接口相连接，用于存储AHB总线突发传输时的数据信号，所述异步从接口和所述异步主接口通过对所述双向存储器进行读写控制，完成AHB总线突发传输。下面将结合附图对本专利技术方案作进行进一步的阐述，请参阅图2所示，本专利技术提供的异步桥5包括异步从接口51、异步主接口52、二级同步寄存器53、二级同步寄存器54以及写数据FIFO(先入先出存储器)55和读数据FIFO56。其中异步从接口5本文档来自技高网...

【技术保护点】
一种异步桥，其特征在于，包括：异步从接口，检测到第一时钟域内存在总线传输时发出传输请求信号；二级同步单元，二级同步所述传输请求信号；异步主接口，接收二级同步后的传输请求信号，建立第二时钟域的总线传输；双向存储 器，所述双向存储器一端与所述异步从接口相连接，另一端与所述异步主接口相连接，存储总线突发传输时的数据信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘强国，刘宇，季渊，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]