弹性地保持多核处理器的状态信息制造技术

在一个实施例中，本发明专利技术包括一种用于执行以下步骤的方法：执行包括多个核心的多核处理器的动态测试；把从动态测试中得到的数据操作成多核处理器的简档信息；以及将简档信息存储在非易失性存储器中。在一些实施例中，非易失性存储器可处于多核处理器内。描述了其它实施例并要求其权益。

【技术实现步骤摘要】
【国外来华专利技术】
[0001]本专利技术的实施例一般涉及处理器，特别是涉及包括多个核心的处理器、如多核处理器。
技术介绍
[0002]多核处理器在一个或多个管芯上、通常在单个管芯上包括多个处理核心。随着加工技术按比例缩小到极小量纲，通过提高处理器频率来实现高性能的主流设计方法因增加的功耗而受到限制。实现高性能的一种备选方法是将应用程序分布于许多“小”核心上，所述小核心以比典型的“较大”核心更慢的速度并发地运行。由于每个“小”核心比“大”核心更简单、更小并且对功率的需求远低于“大”核心，同时仍然提供重要的性能，因此，多核设计可有助于比单个或大核心设计更有效地管理功耗。[0003]虽然多核处理器相对于带有单个核心或几个大核心的处理器具有优点，但是随着加工技术逐步缩小，它也面临许多挑战。例如，无论静态还是动态的工艺变化均可使晶体管不可靠，瞬时差错率可能很高，因为存储节点上的电容很小并且电压很低，以及当晶体管降级随时间流逝而变得更为严重时，可靠性可能随时间恶化。因此，对于常规处理器实现的一次性工厂测试和烧制对于确保利用多核处理器随时间进行可靠计算变得不太有效。附图说明[0004]图1是根据本专利技术的一个实施例的多核处理器的框图。[0005]图2是根据本专利技术的另一个实施例的多核处理器的框-->图。[0006]图3是根据本专利技术的一个实施例的方法的流程图。[0007]图4是根据本专利技术的一实施例、使用非易失性存储器中存储的简档信息的方法的流程图。[0008]图5是根据本专利技术的一实施例的多处理器系统的框图。具体实施方式[0009]本专利技术的实施例可使用非易失性存储器来弹性地存储多核处理器的简档信息。多核处理器可包括设置在半导体封装的单个管芯上的大量小核心。另外，在各种实现方式中，非易失性存储器也可与核心设置在相同的管芯上。例如可经由自测试来动态测试多核处理器，从而获得简档信息以便存储在非易失性存储器中。[0010]下面进一步进行描述，各种简档信息可存储在非易失性存储器中。在不同的实施例中，这种简档信息可包括与核心有关的频率和电压信息以及动态信息。多核处理器的附加弹性状态还可存储在非易失性存储器中。这种弹性状态信息可包括性能信息，下面进一步进行讨论。此外，可以存储与分配给各个工作核心的任务有关的任务分配信息。为了帮助这类任务，非易失性存储器还可存储将工作核心耦合在一起的互连光纤的配置。当然，在不同的实施例中，附加简档信息可以存储在非易失性存储器中。[0011]在各种实施例中，可定期测试多核处理器的核心以获得和/或刷新其动态简档。核心的动态简档可包括与所述核心的最大工作频率、功耗、功率泄漏和功能正确性以及其它参数等有关的信息。动态简档还可包括这些参数的趋势信息，从而指明对应核心随时间的可靠性。[0012]在各种实施例中，可根据当前核心简档将任务分配以及动态重新分配给核心。如果这些简档在运行期间例如因更新的简档信息而改变，则可将任务分配动态改变为保持预期性能等级。因此，这-->种任务分配信息还可作为弹性状态的一部分来存储，并且对这个任务分配映射的任何更新也可存储在非易失性存储器中。[0013]现在参照图1，示出根据本专利技术的一个实施例的多核处理器的框图。如图1所示，处理器10包括多个独立核心15。更具体来说，图1的实施例示出一种配置，它包括经由互连光纤30耦合的核心的8×8阵列。虽然在图1的实施例中采用这个具体实现来表示，但是要理解，本专利技术的范围并不受此限制，并且在其它实施例中，可存在其它配置，例如一维、二维或三维网格或者一维、二维或三维环形配置。另外，虽然在图1的实施例中采用64个独立核心来表示，但是要理解，在不同实现中，多核处理器可包括更多或更少的这类核心。[0014]至少与单个核心或双核处理器相比，各核心15可以是较小的核心。在各种实施例中，各核心15可包括本地存储器(例如高速缓冲存储器)，并且还可与共享存储器耦合。具体来说，如图1所示，作为全局共享存储器的共享存储器20可经由互连光纤30与独立核心15耦合。虽然在图1中为了便于说明而未示出，但是要理解，处理器10可包括其它组件，例如输入/输出(I/O)接口、互连、总线、逻辑等。[0015]可根据各种算法来选择核心15来激活。为了实现这类激活，互连光纤30还可以是可配置的，以便实现已激活核心15之间改进的连通性，从而提高通信速度。在图1的实施例中，与各个核心15有关的弹性状态数据可存储在存在于核心本身内的非易失性存储器中。或者，非易失性存储器可在处理器之内但在处理器的核心之外设置。但是，在其它实施例中，弹性状态数据可存储在处理器10外部的非易失性存储器中。[0016]现在参照图2，示出根据本专利技术的另一个实施例的多核处理器的框图。如图2所示，处理器50可包括与以上对于图1所述的相似的组件。具体来说，多个核心15可经由互连光纤进行耦合。另外，可存在共享存储器20。但是，在图2的实施例中，非易失性存储器40可设置在处理器50内。非易失性存储器40可用来存储与核心15有关-->的弹性状态数据。虽然在图2的实施例中表示为与核心15在相同的管芯上实现，但是，在其它实施例中，非易失性存储器40可设置在处理器50的封装内，但设置在单独的管芯上。其它实现当然是可能的。[0017]现在参照图3，示出根据本专利技术的一个实施例的方法的流程图。如图3所示，方法200可用来获得简档信息，并将所得信息存储在非易失性存储器中。方法200可开始于对多核处理器的核心执行动态测试(框210)。这种动态测试可采取各种形式。例如，可以以常规间隔发起动态测试过程，其中相邻核心测试其它相邻核心的能力。或者，可选择多核处理器的一个或多个核心作为用于这种动态测试的专用(即检验器)核心。这样，多核处理器能够进行自测试，从而确定其工作能力。[0018]如上所述，可根据测试来确定各种参数。例如，可确定电压和频率值，例如最大工作频率和工作电压。另外，例如通过在多个核心中执行一个或多个操作并比较结果，可确定核心的功能正确性。如果结果不同，则可将核心之一表示为未通过功能正确性测试。[0019]仍然参照图3，随后可确定动态测试是否为对于多核处理器的原始动态测试(菱形框220)。这个原始动态测试可对应于在包括多核处理器的系统初始加电时所执行的测试。如果测试是原始动态测试，则控制转移到框230。本文档来自技高网...

【技术保护点】
一种方法，包括：　执行包括多个核心的多核处理器的动态测试；　把从所述动态测试中得到的数据处理成与所述多核处理器有关的简档信息；以及　将所述简档信息存储在非易失性存储器中。

【技术特征摘要】
【国外来华专利技术】US 2006-3-23 11/387,3851.一种方法，包括：
执行包括多个核心的多核处理器的动态测试；
把从所述动态测试中得到的数据处理成与所述多核处理器有关的
简档信息；以及
将所述简档信息存储在非易失性存储器中。
2.如权利要求1所述的方法，还包括：根据所述动态测试将所述
多个核心分块为多个性能格，并将与所述分块有关的格信息存储在所
述非易失性存储器中。
3.如权利要求1所述的方法，其中，所述简档信息包括与所述多
个核心的每一个的操作参数有关的静态信息。
4.如权利要求3所述的方法，还包括：根据在对至少一个核心的
所述操作参数的至少一个的改变之后得到的更新简档信息来重新配置
所述多核处理器。
5.如权利要求4所述的方法，其中，重新配置所述多核处理器的
步骤包括根据所述更新简档信息来重新配置耦合所述多个核心的互连
光纤。
6.如权利要求1所述的方法，还包括：将所述简档信息存储在所
述非易失性存储器中，其中所述非易失性存储器设置在所述多核处理
器的管芯上。
7.一种设备，包括：
多核处理器，包括经由互连光纤耦合的多个核心；以及
非易失性存储器，与所述多核处理器耦合，以便存储包括所述多
个核心的每一个的简档的弹性状态数据。
8.如权利要求7所述的设备，其中，所述多核处理器和所述非易
失性存储器设置在单个集成电路(IC)中。
9.如权利要求7所述的设备，其中，所述简档包括通过所述多核
处理器的自测试所确定的关联核心的工作频率、功耗等级和功能正确
性指示符。
10.如权利要求7所述的设备，其中，所述多核处理器将在对所
述核心的操作改变之后更新核心的所述简档。
11.如权利要求7所述的设备，其中，所述多核处理器将在初始
化时访问所述弹性状态数据，以便确定所述多个核心中要启用的一个
或多个。
12.如权利要求7所述的设备，其中，所述弹性状态数据包括与
将所述多个核心分为多个性能格相对...

【专利技术属性】
技术研发人员：S博卡，Y霍斯科特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]