具有不一致帧速的多个ＵＳＢ控制器的功率优化帧同步制造技术

描述用于使具有不一致帧速的多个主机控制器同步的方法、装置和系统。该装置包括第一主机控制器、第二主机控制器和逻辑。第一主机控制器配置成以第一帧速访问存储器。第二主机控制器配置成以不同于第一帧速的第二帧速访问存储器。逻辑耦合到第一和第二主机控制器以便使第一和第二主机控制器的存储器访问以共同帧速同步。还描述其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及平台功率管理领域，具体来说，涉及具有不一致帧速的主机控制器的同步。
技术介绍
由于现有计算平台设计中的门数和时钟速度的不断增加，平台功率保存的价值也随之增加。因为功率消耗与电池寿命和散热高度相关，而这又影响移动性，所以低功率计算平台越来越普及。一般来说，计算平台消耗的功率越少，则其移动性越大。保存功率的一种方法是改变功能行为，以允许某些组件在延长的时期处于较低功率状态。目前，芯片组实现可以利用诸如通用串行总线(USB)主机控制器的多个控制器来增加性能。计算平台内的多个USB主机控制器可以通过增加对于平台内的所有USB设备可用的总带宽来增加性能。一般来说，诸如遵照USB规范1.1修订版的控制器的传统USB主机控制器可以服务于两个USB端口。通用串行总线规范1.1修订版是在1988年9月23日发布的。最近，遵照USB规范2.0修订版的USB主机控制器可以服务于两个以上USB端口(如6个端口)。通用串行总线规范2.0修订版是在2002年4月27日发布的。尽管单个USB主机控制器可以服务于多个端口，但是许多移动计算平台具有多个USB主机控制器。另外，单个计算平台可以包括不同类型的USB主机控制器。传统上，每个USB主机控制器的操作独立于其它USB主机控制器(即，一个控制器的状态与另一个控制器的状态无关)。此外，USB主机控制器的操作具周期性。例如，传统USB主机控制器每1毫秒(ms)提取新的工作列表或帧。遵照USB2.0标准工作的USB主机-->控制器每125微秒(μs)提取新帧。在USB主机控制器(host controller)工作期间，计算平台通常处于正常的工作功率状态。功率状态的常见定义可参见高级配置和电源接口(ACPI)开放标准。高级配置和电源接口规范3.0a修订版是在2005年12月30日发布的。例如，处理器可以在从C0(满功率)到C4(低功率)范围内的各种“C”功率状态下工作。上文描述的提取、或帧操作通常是在处理器和芯片组处于C2功率状态时执行的。但是，处理器和芯片组可以在存储器访问之间进入诸如C3功率状态的低功率状态。如果实现多个USB主机控制器，则会随着时间分布多次存储器访问而阻止处理器在可感知的时间量内进入低功率状态。例如，就在USB主机控制器进行存储器访问之前，该USB主机控制器可以发出“帧开始”(SOF)标记。给定USB主机控制器的周期性“帧开始”标记在传统上是由主机软件独立于其它USB主机控制器的“帧开始”标记触发的。这些标记的随机关系会阻止处理器进入低功率状态，从而导致基本上连续的功率消耗。由几个USB主机控制器进行的这些不受控制的存储器访问导致的低效率会因为具有约1毫秒的帧速的传统USB主机控制器与具有诸如125微秒的更短帧速的USB主机控制器之间的帧速变化而加剧。这种帧速差异还会限制或甚至排除处理器进入低功率状态的机会。常规技术不能充分解决这个问题。尽管一些潜在的解决方法提出预取接下来的几个工作列表或帧，但是因为USB主机控制器软件被允许非常接近于硬件运行，所以预取会引入陈旧数据。另外，预取和利用USB主机控制器行为来保存功率的其它常规技术不能解决具有不一致帧速的多个主机控制器之间的交互。附图说明附图的各图中举例而非限制性地说明本专利技术。-->图1示出不同步的主机控制器的常规操作的时序图的一个实施例。图2示出计算平台的一个实施例。图3示出包括具有不一致帧速的多个主机控制器的输入/输出(I/O)控制器集线器的一个实施例。图4示出用于使具有不一致帧速的多个主机控制器同步的同步方法的一个实施例。图5示出同步主机控制器的操作的时序图的一个实施例。图6示出用于使多个主机控制器同步的状态机的状态图的一个实施例。图7示出用于使多个主机控制器同步的计算平台的一个备选实施例。具体实施方式以下描述阐述了众多具体细节，如特定系统、组件、方法等的实例，以便很好地理解本专利技术的几个实施例。但是，本领域的技术人员将明白，在没有这些具体细节的情况下，也可以实现本专利技术的至少一些实施例。在其它情况下，没有详细描述、或者只是以简单的框图格式介绍了熟知的组件或方法，以免不必要地使本专利技术晦涩难懂。因此，所阐述的具体细节只是例示性的。特定实现可以与这些例示性细节有所不同，并且仍期望在本专利技术的精神和范围内。一个实施例通过改变通用串行总线(USB)主机控制器的存储器访问的时序(如直接存储器访问(DMA)帧)来促进降低平台功率消耗。例如，逻辑可以采用使得计算平台可以在比存储器访问不同步时更长的时间周期内保持处于诸如C3功率状态的低功率状态的方式来将来自多个USB主机控制器的存储器访问分组。一些实施例可以利用硬件，而其它实施例可以利用硬件和固件的组合，来使多个USB主机控制器同步。尽管以下描述经常提到USB主机控制器，但其它类型的-->控制器和实现也可以得益于相同或类似的实施例。图1示出不同步的主机控制器的常规操作的时序图的一个实施例。在常规的计算平台中，多个USB主机控制器的帧计数器不会主动同步。因此，在非主动(inactive)的USB调度中，每个控制器独立地对系统存储器进行帧列表的控制器提取和随后的提取，从而可能会阻止其它平台组件进入低功率状态。图1中示出的时序图描绘了三个不同步的USB主机控制器的存储器访问信号。在USB主机控制器不同步的情况下，它们相互独立地行动。每个USB主机控制器由主机软件单独启动。一旦启动后，每个USB主机控制器便执行新工作列表提取或帧开始，其中对于传统USB主机控制器为每1毫秒(ms)，而对于遵照USB2.0标准的USB主机控制器为每125微秒(μs)。在最差的情况下，USB主机控制器可以在给定的时间间隔内以平均分散的间隔执行它们的提取。为方便起见，使用USB主机控制器#1的帧作为参考时间间隔。作为一个实例，这三个USB主机控制器的帧的分布导致USB主机控制器每1毫秒执行新帧和存储器访问三次。因此，在2毫秒的时间间隔内，这三个USB主机控制器可以在时间t1、t3、t5、t8、t10和t12启动新帧。类似地，USB主机控制器可以在时间t2、t4、t6、t9、t11和t13执行各个存储器访问。即使个别USB主机控制器可能不需要处理器在每个帧的大部分时间处于高功率状态，但是所有USB控制器的复合系统存储器访问本文档来自技高网...

【技术保护点】
一种装置，包括：　以第一帧速访问存储器的第一通用串行总线（ＵＳＢ）主机控制器；　以不同于所述第一帧速的第二帧速访问所述存储器的第二ＵＳＢ主机控制器；以及　耦合到所述第一和第二ＵＳＢ主机控制器的逻辑，用于使所述第一和第二ＵＳＢ主机控制器的所述存储器访问以共同帧速同步。

【技术特征摘要】
【国外来华专利技术】US 2006-3-30 11/395,6781.一种装置，包括：
以第一帧速访问存储器的第一通用串行总线(USB)主机控制器；
以不同于所述第一帧速的第二帧速访问所述存储器的第二USB
主机控制器；以及
耦合到所述第一和第二USB主机控制器的逻辑，用于使所述第一
和第二USB主机控制器的所述存储器访问以共同帧速同步。
2.如权利要求1所述的装置，其中所述第一和第二USB主机控
制器之一是初始主机控制器，而所述第一和第二USB主机控制器中的
另一个主机控制器是随后主机控制器，所述逻辑可用于允许所述初始
主机控制器大约在为所述初始主机控制器设置第一运行位的第一时
间以及在随后的时间访问所述存储器。
3.如权利要求2所述的装置，其中所述逻辑还可用于阻止所述随
后主机控制器访问所述存储器，直到为所述随后主机控制器设置第二
运行位并使所述随后主机控制器的存储器访问与所述第一主机控制
器的随后存储器访问时间之一同步为止。
4.如权利要求3所述的装置，还包括耦合到所述逻辑以存储所述
第一和第二运行位的寄存器。
5.如权利要求4所述的装置，其中所述逻辑还可用于大约在所述
随后存储器访问时间之一存储所述第二运行位。
6.如权利要求4所述的装置，其中所述逻辑还可用于在所述存储
器访问时间中的两个存储器访问时间之间的时间存储所述第二运行
位。
7.如权利要求3所述的装置，其中所述逻辑还可用于允许所述初
始主机控制器在所述随后主机控制器的同步之前以所述第一帧速或
所述共同帧速访问所述存储器。
8.如权利要求1所述的装置，其中所述逻辑包括全局帧计数器，
所述全局帧计数器用于指示在以所述共同帧速的连续同步帧之间的
转变。
9.如权利要求1所述的装置，其中所述共同帧速包括等于所述第
一和第二帧速之一的帧速。
10.如权利要求1所述的装置，其中所述共同帧速比所述第一和
第二帧速慢。
11.如权利要求1所述的装置，其中：
所述第一USB主机控制器包括通用主机控制器接口(UHCI)控
制器，并且所述第一帧速约为1毫秒；并且
所述第二USB主机控制器包括增强型主机控制器接口(EHCI)
控制器，并且所述第二帧速约为125微秒。
12.一种系统，包括：
用于使第一USB主机控制器和第二USB主机控制器以共同帧速
同步的输入/输出(I/O)控制器集线器，其中所述第一USB主机控制
器具有第一帧速，而所述第二USB主机控制器具有第二帧速；以及
耦合到所述I/O控制器集线器的易失性存储器设备，用于存储与
所述第一USB主机控制器关联的第一寄存器位和与所述第二USB主
机控制器关联的第二寄存器位。
13.如权利要求12所述的系统，还包括耦合到所述I/O控制器集
线器以执行来自USB设备的驱动程序的指令的中央处理单元(CPU)，
其中所述USB设备耦合到所述第一和第二USB主机控制器之一。
14.如权利要求13所述的系统，其中所述第一USB主机控制器
包括通用主机控制器接口(UHCI)控制器，所述第二USB主机控制
器包括增强型主机控制器接口(EHCI)控制器，并且所述共同帧速约
为1毫秒。
15.一种方法，包括：
使第一USB...

【专利技术属性】
技术研发人员：M德尔，D阿布拉姆森，B杜切特，K维迪维卢，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[]