存储器存取系统和存储器存取方法技术方案

提供一种存储器存取方法以及存储器存取系统，适用于存储器存取系统。存储器存取系统包括可编程逻辑器件、处理器、易失性存储器以及非易失性存储器。可编程逻辑器件配置在处理器、易失性存储器以及非易失性存储器之间。存储器存取方法包括：由可编程逻辑器件在存储器存取系统启动时，将储存于非易失性存储器中的数据储存至易失性存储器；以及由处理器经由可编程逻辑器件存取来自易失性存储器的数据。本发明专利技术的存储器存取系统以及方法可以在启动后将储存于非易失性存储器的数据加载到易失性存储器之中，故可显著地改善处理器在执行任务时的效率。

【技术实现步骤摘要】
存储器存取系统和存储器存取方法
本专利技术涉及一种存储器存取系统和存储器存取方法。
技术介绍
单一电子装置可配置有多个微控制单元(microcontrolunit，MCU)以及分别对应于不同微控制单元的多个存储器装置，用以执行不同的任务。图1是配置了多个微控制单元以及闪存(flashmemory)的电子装置50的示意图。电子装置50包括微控制单元11以及微控制单元21、其中微控制单元11可耦接至对应的闪存装置12，并且微控制单元21可耦接至对应于微控制单元21的闪存装置22。微控制单元与闪存装置之间可通过串行外设接口闪存接口(serialperipheralinterfaceflashinterface，SPIFI)来进行数据传输。举例来说，微控制单元11与闪存装置12可通过串行外设接口闪存接口31来与彼此进行通信。另一方面，微控制单元之间的通信则需借由集成电路总线(inter-integratedcircuitbus，I2Cbus)实现。举例来说，微控制单元11可通过集成电路总线32通信连接至微控制单元21，从而通过微控制单元21存取闪存装置22的数据。然而，集成电路总线的传输速率较慢。因此，由微控制单元11使用集成电路总线32来存取对应于微控制单元21的闪存装置22，并不是十分有效率。“
技术介绍
”段落只是用来帮助了解本
技术实现思路
，因此在“
技术介绍
”段落所揭露的内容可能包含一些没有构成本领域技术人员所知道的现有技术。在“
技术介绍
”段落所揭露的内容，不代表该内容或者本专利技术一个或多个实施例所要解决的问题，在本专利技术申请前已被本领域技术人员所知晓或认知。
技术实现思路
本专利技术提供一种存储器存取系统和存储器存取方法，使得处理器可在不使用集成电路总线的情况下，对另一处理器对应的存储器空间进行存取。本专利技术的存储器存取系统包括易失性存储器、非易失性存储器、处理器以及可编程逻辑器件(programmablelogicdevice，PLD)。可编程逻辑器件耦接处理器、易失性存储器以及非易失性存储器，其中可编程逻辑器件在存储器存取系统启动时将储存于非易失性存储器中的数据储存至易失性存储器。处理器经由可编程逻辑器件存取来自易失性存储器的数据。本专利技术的存储器存取方法，适用于存储器存取系统。存储器存取系统包括可编程逻辑器件、处理器、易失性存储器以及非易失性存储器，且可编程逻辑器件配置在处理器、易失性存储器以及非易失性存储器之间。存储器存取方法包括：由可编程逻辑器件在存储器存取系统启动时，将储存于非易失性存储器中的数据储存至易失性存储器；以及由处理器经由可编程逻辑器件存取来自易失性存储器的数据。基于上述，本专利技术的存储器存取系统可使处理器通过可编程逻辑器件来对对应于第二处理器的存储器的分区进行存取，其中所述处理器与存储器的分区之间并不具有集成电路总线。换句话说，处理器与存储器的分区之间的数据传输并不会因集成电路总线的原因而导致传输速率降低。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并结合附图作详细说明如下。附图说明图1是配置了多个微控制单元以及闪存的现有的电子装置的示意图。图2是根据本专利技术的实施例绘示的存储器存取系统的示意图。图3是根据本专利技术的实施例绘示的存储器存取方法的流程图。具体实施方式为了使本专利技术的内容可以被更容易明了，以下特举实施例做为本专利技术确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤，代表相同或类似部件。图2是根据本专利技术的实施例绘示的存储器存取系统10的示意图。存储器存取系统10包括可编程逻辑器件100、易失性存储器200、非易失性存储器300以及一或多个处理器，其中所述一或多个处理器包括处理器400、处理器500以及处理器600。须注意的是，处理器的数量可依照使用者的需求调整，本专利技术并不限于此。可编程逻辑器件100例如是可编程阵列逻辑(programmablearraylogic，PAL)、通用阵列逻辑(genericarraylogic，GAL)、复杂型可编程逻辑器件(complexPLD，CPLD)或现场可编程逻辑门阵列(fieldprogrammablegatearray，FPGA)，本专利技术不限于此。可编程逻辑器件100耦接至易失性存储器200、非易失性存储器300、处理器400、处理器500以及处理器600。易失性存储器200例如是随机存取存储器(randomaccessmemory，RAM)、动态随机存取存储器(dynamicrandomaccessmemory，DRAM)或静态随机存取存储器(staticrandomaccessmemory，SRAM)，本专利技术不限于此。易失性存储器200可包括对应于处理器400的分区210、对应于处理器500的分区220以及对应于处理器600的分区230。处理器400、处理器500以及处理器600可分别通过可编程逻辑器件100来存取分区210、分区220或分区230中的数据。非易失性存储器300例如是只读存储器(read-onlymemory，ROM)、闪存(flashmemory)、硬盘(harddiskdrive，HDD)或固态硬盘(solidstatedrive，SSD)，本专利技术不限于此。非易失性存储器300可通过串行外设接口闪存接口(serialperipheralinterfaceflashinterface，SPIFI)或是并行总线(parallelbus)700的其中之一通信连接至可编程逻辑器件100以与可编程逻辑器件100进行数据传输。处理器400、处理器500或处理器600例如是中央处理单元(centralprocessingunit，CPU)，或是其他可编程的一般用途或特殊用途的微控制单元(MCU)、微处理器(microprocessor)、数字信号处理器(digitalsignalprocessor，DSP)、特殊应用集成电路(applicationspecificintegratedcircuit，ASIC)、图形处理器(graphicsprocessingunit，GPU)或其他类似元件或上述元件的组合。处理器400、处理器500以及处理器600可分别通过串行外设接口闪存接口700通信连接至可编程逻辑器件100，从而通过可编程逻辑器件100对易失性存储器200或非易失性存储器300进行存取。非易失性存储器300储存对应于各个处理器的数据。举例来说，非易失性存储器300可储存分别对应于处理器400、处理器500以及处理器600的固件。在存储器存取系统10启动时，可编程逻辑器件100可将储存在非易失性存储器300的固件储存至(或移动至)易失性存储器200。处理器400、处理器500或处理器600可通过可编程逻辑器件100存取储存于易失性存储器200中的对应固件以进行固件更新。易失性存储器200可用以进行处理器之间的数据传输。举例来说，若处理器400想要将数据传送本文档来自技高网...

【技术保护点】
1.一种存储器存取系统，其特征在于，所述存储器存取系统包括易失性存储器、非易失性存储器、处理器以及可编程逻辑器件，其中：/n所述可编程逻辑器件耦接所述处理器、所述易失性存储器以及所述非易失性存储器，其中所述可编程逻辑器件在所述存储器存取系统启动时将储存于所述非易失性存储器中的数据储存至所述易失性存储器；以及/n所述处理器经由所述可编程逻辑器件存取来自所述易失性存储器的所述数据。/n

【技术特征摘要】
1.一种存储器存取系统，其特征在于，所述存储器存取系统包括易失性存储器、非易失性存储器、处理器以及可编程逻辑器件，其中：
所述可编程逻辑器件耦接所述处理器、所述易失性存储器以及所述非易失性存储器，其中所述可编程逻辑器件在所述存储器存取系统启动时将储存于所述非易失性存储器中的数据储存至所述易失性存储器；以及
所述处理器经由所述可编程逻辑器件存取来自所述易失性存储器的所述数据。


2.根据权利要求1所述的存储器存取系统，其特征在于，所述存储器存取系统还包括第二处理器，所述第二处理器耦接至所述可编程逻辑器件，其中所述第二处理器经由所述可编程逻辑器件存取来自所述易失性存储器的第二数据。


3.根据权利要求2所述的存储器存取系统，其特征在于，所述第二处理器为数字微镜装置芯片以及图像解析芯片的其中之一，并且所述第二数据为所述第二处理器的固件。


4.根据权利要求2所述的存储器存取系统，其特征在于，所述易失性存储器包括对应于所述处理器的第一分区以及对应于所述第二处理器的第二分区。


5.根据权利要求1所述的存储器存取系统，其特征在于，所述可编程逻辑器件接收来自所述处理器的更新数据以更新所述非易失性存储器中的所述数据。


6.根据权利要求5所述的存储器存取系统，其特征在于，所述可编程逻辑器件将储存于所述非易失性存储器中的经更新的所述数据储存至所述易失性存储器。


7.根据权利要求1所述的存储器存取系统，其特征在于，所述处理器通过串行外设接口闪存接口以及并行总线的其中之一与所述可编程逻辑器件进行数据传输。


8.根据权利要求1所述的存储器存取系统，其特征在于，所述可编程逻辑器件储存对应于所述非易失性存储器的第一设定以及对应于第二非易失性存储器的第二设定，所述处理器可经由以所述第一设定或所述第二设定配置的所述可编程逻辑器件来对所述非易失性存储器进行存取。


9.根据权利要求1所述的存储器存取系统，其特征在于，所述可编程逻辑器件储存对应于所述易失性存储器的第一设定以及对应于第二易失性存储器的第二设定，所述处理器可经由以所述第一设定或所述第二设定配置的所述可编程逻辑器件来对所述易失性存储器进行存取。


10.根据权利要求1所述的存储器存取系统，其特征在于，所述可编程逻辑器件储存对应于所述易失性存储器的第一设定以及对应于所述非易失性存储器的第二设定，所述处理器可经由以所述第一设定或所述第二设定配置的所述可编程逻辑器件来对所述易失性存储器以及所述非易失性存储器进行存取。


11.一种存储器存取方法，适...

【专利技术属性】
技术研发人员：庄景盛，
申请(专利权)人：中强光电股份有限公司，
类型：发明
国别省市：中国台湾;71