时间码显示系统、方法、显示设备、存储介质和电子设备技术方案

本发明专利技术公开了一种时间码显示系统、方法、显示设备、存储介质和电子设备，通过将视频帧及其对应的时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是丢帧输出、重复帧输出或倍频输出，均可保证时间码信息和视频帧一致。

【技术实现步骤摘要】
时间码显示系统、方法、显示设备、存储介质和电子设备
本专利技术涉及显示控制
，尤其涉及一种时间码显示系统、方法、显示设备、存储介质和电子设备。
技术介绍
时间码(TimeCode)是摄像机在记录图像信号的时候，针对每一帧图像记录的时间编码，是一种应用于流的数字信号，该信号为视频中的每个帧都分配一个数字，用以表示小时、分钟、秒钟和帧数。传统的监视器显示系统对时间码和视频帧分别存储，时间码根据视频在内存中的缓存帧数延迟输出，或者根据帧率转换的方式延迟输出，从而导致时间码无法做到和视频帧严格一致。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种时间码显示系统，能够将时间码和视频帧绑定存储，以便在输出侧使时间码和视频帧保持一致。本专利技术的第二个目的在于提出一种显示设备。本专利技术的第三个目的在于提出一种时间码显示方法。本专利技术的第四个目的在于提出一种计算机可读存储介质。本专利技术的第五个目的在于提出一种电子设备。为达到上述目的，本专利技术第一方面实施例提出了一种时间码显示系统，包括：视频接收模块，用于接收多路非同源的视频信号；时间码解析模块，时间码解析模块与视频接收模块相连，时间码解析模块用于分别从每一路视频信号中提取每个视频帧的时间码信息；写控制模块和缓存模块，写控制模块分别与视频接收模块和时间码解析模块相连，写控制模块用于分别将每一路视频信号中的每个视频帧及其对应的时间码信息写入缓存模块；同步时钟模块，同步时钟模块与视频接收模块相连，同步时钟模块用于根据任意一路视频信号的随路时钟信号产生本地时钟信号；读控制模块和显示模块，读控制模块分别与同步时钟模块和缓存模块相连，读控制模块用于根据本地时钟信号同步地从缓存模块中读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示。根据本专利技术实施例的时间码显示系统，通过视频接收模块接收多路非同源的视频信号，通过时间码解析模块分别从每一路所述视频信号中提取每个视频帧的时间码信息，通过写控制模块分别将每一路所述视频信号中的每个视频帧及其对应的时间码信息写入所述缓存模块，通过同步时钟模块根据任意一路视频信号的随路时钟信号产生本地时钟信号，以及通过读控制模块根据所述本地时钟信号同步地从所述缓存模块中读出每一路视频信号的视频帧以及所述视频帧对应的时间码信息，以使所述显示模块对每一路视频信号的视频帧以及所述视频帧对应的时间码信息进行叠加显示，从而使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。此外，本申请的又一实施例提供一种显示设备，包括前述时间码显示系统。根据本专利技术的一个实施例，多路非同源的视频信号的时钟域不完全相同，写控制模块还用于分别在每一路视频信号的时钟域下，将对应的视频信号中的每个视频帧及其时间码信息写入缓存模块。根据本专利技术的一个实施例，时间码信息包括时间码状态和时间码数值，写控制模块还用于，在检测到时间码状态为有效状态时，从时间码解析模块读取时间码数值。根据本专利技术的一个实施例，写控制模块还用于，将每个视频帧的显示数据逐行写入缓存模块，并在写入时间码数值时，将时间码数值写在视频帧的显示数据起始行之前。根据本专利技术的一个实施例，读控制模块的输出帧率与任意一路视频信号的输入帧率相同。根据本专利技术的一个实施例，读控制模块还用于，从缓存模块读出其他路视频信号时，其中，如果其他路视频信号的输入帧率小于读控制模块的输出帧率，则对其他路视频信号进行帧复制操作；如果其他路视频信号的输入帧率大于读控制模块的输出帧率，则对其他路视频信号进行丢帧操作。根据本专利技术的一个实施例，同步时钟模块包括：同步单元，同步单元用于根据任意一路视频信号的随路时钟信号产生随路时钟域的帧同步脉冲信号；时钟域转换单元，时钟域转换单元与同步单元相连，时钟域转换单元用于将随路时钟域的帧同步脉冲信号转换为本地时钟域的帧同步脉冲信号；时序产生单元，时序产生单元与时钟域转换单元相连，时序产生单元用于将本地时钟域的帧同步脉冲信号转换为本地时钟信号。根据本专利技术的一个实施例，读控制模块还用于，在同步时钟模块检测到视频接收模块无视频信号输入时，按照标准时序读取预设显示画面的显示数据。根据本专利技术的一个实施例，时间码显示系统还包括OSD菜单生成模块，OSD菜单生成模块与读控制模块相连，OSD菜单生成模块用于根据时间码信息生成OSD菜单信息，以便读控制模块控制显示模块对OSD菜单信息进行显示。根据本专利技术的一个实施例，时间码显示系统还包括叠加模块和视频输出模块，其中，叠加模块分别与读控制模块和OSD菜单生成模块相连，叠加模块用于根据视频帧和OSD菜单信息生成视频帧画面和时间码信息的叠加画面；视频输出模块与叠加模块相连，视频输出模块用于输出叠加画面。根据本专利技术的一个实施例，视频接收模块包括多个视频接收单元，每个视频接收单元用于接收一路视频信号；时间码解析模块包括多个时间码解析单元，每个时间码解析单元与每个视频接收单元一一对应相连，每个时间码解析单元用于从对应的一路视频信号中提取每个视频帧对应的时间码信息；写控制模块包括多个写控制单元，每个写控制单元分别与每个视频接收单元和每个时间码解析单元一一对应相连，每个写控制模块用于将对应的一路视频信号中的视频帧及其对应的时间码信息写入缓存模块。根据本专利技术的一个实施例，时间码显示系统还包括总线仲裁模块和读写控制器，其中，总线仲裁模块的一端分别与读控制模块和写控制模块相连，总线仲裁模块用于接收写控制模块发送的写数据请求或读控制模块发送的读控制请求，并协调写控制请求和读控制请求；读写控制器的一端与总线仲裁模块的另一端相连，读写控制器的另一端与缓存模块相连，读写控制器用于根据写数据请求控制缓存模块写入数据，或根据读控制请求从缓存模块读出数据。为达到上述目的，本专利技术第二方面实施例提出了一种显示设备，包括前述时间码显示系统。根据本专利技术实施例的显示设备，通过采用前述时间码显示系统，使视频帧和时间码信息绑定写入缓存模块，在输出侧读出视频帧时一并读出视频帧对应的时间码信息，使得视频帧和时间码信息严格一致，在输出侧无论是进行丢帧、帧复制操作，均可保证时间码信息和视频帧一致。为达到上述目的，本专利技术第三方面实施例提出了一种时间码显示方法，包括：接收多路非同源的视频信号；分别从每一路视频信号中提取每个视频帧的时间码信息；分别将每一路视频信号中的每个视频帧及其对应的时间码信息写入缓存模块；根据任意一路视频信号的随路时钟信号产生本地时钟信号；根据本地时钟信号同步从缓存模块中分别读出每一路视频信号的视频帧以及视频帧对应的时间码信息，以使显示模块对每一路视频信号的视频帧以及视频帧对应的时间码信息进行叠加显示。本文档来自技高网...

【技术保护点】
1.一种时间码显示系统，其特征在于，包括：/n视频接收模块，用于接收多路非同源的视频信号；/n时间码解析模块，所述时间码解析模块与所述视频接收模块相连，所述时间码解析模块用于分别从每一路所述视频信号中提取每个视频帧的时间码信息；/n写控制模块和缓存模块，所述写控制模块分别与所述视频接收模块和所述时间码解析模块相连，所述写控制模块用于分别将每一路所述视频信号中的每个视频帧及其对应的时间码信息写入所述缓存模块；/n同步时钟模块，所述同步时钟模块与所述视频接收模块相连，所述同步时钟模块用于根据任意一路视频信号的随路时钟信号产生本地时钟信号；/n读控制模块和显示模块，所述读控制模块分别与所述同步时钟模块和所述缓存模块相连，所述读控制模块用于根据所述本地时钟信号同步地从所述缓存模块中读出每一路视频信号的视频帧以及所述视频帧对应的时间码信息，以使所述显示模块对每一路视频信号的视频帧以及所述视频帧对应的时间码信息进行叠加显示。/n

【技术特征摘要】
1.一种时间码显示系统，其特征在于，包括：
视频接收模块，用于接收多路非同源的视频信号；
时间码解析模块，所述时间码解析模块与所述视频接收模块相连，所述时间码解析模块用于分别从每一路所述视频信号中提取每个视频帧的时间码信息；
写控制模块和缓存模块，所述写控制模块分别与所述视频接收模块和所述时间码解析模块相连，所述写控制模块用于分别将每一路所述视频信号中的每个视频帧及其对应的时间码信息写入所述缓存模块；
同步时钟模块，所述同步时钟模块与所述视频接收模块相连，所述同步时钟模块用于根据任意一路视频信号的随路时钟信号产生本地时钟信号；
读控制模块和显示模块，所述读控制模块分别与所述同步时钟模块和所述缓存模块相连，所述读控制模块用于根据所述本地时钟信号同步地从所述缓存模块中读出每一路视频信号的视频帧以及所述视频帧对应的时间码信息，以使所述显示模块对每一路视频信号的视频帧以及所述视频帧对应的时间码信息进行叠加显示。


2.根据权利要求1所述的时间码显示系统，其特征在于，所述多路非同源的视频信号的时钟域不完全相同，所述写控制模块还用于分别在每一路所述视频信号的时钟域下，将对应的视频信号中的每个视频帧及其时间码信息写入所述缓存模块。


3.根据权利要求2所述的时间码显示系统，其特征在于，所述时间码信息包括时间码状态和时间码数值，所述写控制模块还用于，在检测到所述时间码状态为有效状态时，从所述时间码解析模块读取所述时间码数值。


4.根据权利要求3所述的时间码显示系统，其特征在于，所述写控制模块还用于，将每个视频帧的显示数据逐行写入所述缓存模块，并在写入所述时间码数值时，将所述时间码数值写在所述视频帧的显示数据起始行之前。


5.根据权利要求1所述的时间码显示系统，其特征在于，所述读控制模块的输出帧率与任意一路视频信号的输入帧率相同。


6.根据权利要求5所述的时间码显示系统，其特征在于，所述读控制模块还用于，从所述缓存模块读出所述其他路视频信号时，其中，
如果其他路视频信号的输入帧率小于所述读控制模块的输出帧率，则对所述其他路视频信号进行帧复制操作；
如果所述其他路视频信号的输入帧率大于所述读控制模块的输出帧率，则对所述其他路视频信号进行丢帧操作。


7.根据权利要求1所述的时间码显示系统，其特征在于，所述同步时钟模块包括：
同步单元，所述同步单元用于根据任意一路视频信号的随路时钟信号产生随路时钟域的帧同步脉冲信号；
时钟域转换单元，所述时钟域转换单元与所述同步单元相连，所述时钟域转换单元用于将所述随路时钟域的帧同步脉冲信号转换为本地时钟域的帧同步脉冲信号；
时序产生单元，所述时序产生单元与所述时钟域转换单元相连，所述时序产生单元用于将所述本地时钟域的帧同步脉冲信号转换为本地时钟信号。


8.根据权利要求1所述的时间码显示系统，其特征在于，所述读控制模块还用于，在所述同步时钟模块检测到所述视频接收模块无视频信号输入时，按照标准时序读取预设显示画面的显示数据。

...

【专利技术属性】
技术研发人员：马希通，耿立华，段然，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11