选通驱动电路和包括该选通驱动电路的发光显示装置制造方法及图纸

公开了选通驱动电路和包括该选通驱动电路的发光显示装置，其中，可以避免控制节点的电流泄漏。选通驱动电路包括第一级电路至第m级电路，其中，第一级电路至第m级电路中的每个均包括：第一控制节点至第五控制节点；节点控制电路，其基于第一前进位信号来控制第一控制节点至第四控制节点中的每个节点的电压；感测控制电路，其基于线路感测准备信号、第二前进位信号和第一复位信号来控制第五控制节点的电压；以及第一节点复位电路，其基于第五控制节点的电压和第二复位信号来控制第一控制节点的电压，其中，第一节点复位电路可以包括放电路径，该放电路径具有连接在选通低电位电压线与第五控制节点之间的两个薄膜晶体管。

【技术实现步骤摘要】
选通驱动电路和包括该选通驱动电路的发光显示装置
本公开涉及选通驱动电路(gatedrivingcircuit)以及包括该选通驱动电路的发光显示装置。
技术介绍
由于发光显示装置通过使用自发光二极管来显示图像，因此该发光显示装置具有快响应速度、低功耗和良好的观看视角，因此作为下一代显示装置引起了广泛关注。发光显示装置可以包括具有发光二极管的像素和驱动该发光二极管的像素电路。例如，像素电路包括：驱动薄膜晶体管，其控制流向发光二极管的驱动电流；以及至少一个开关薄膜晶体管，其根据扫描信号来控制(或编程)驱动薄膜晶体管的栅-源电压。像素电路的开关薄膜晶体管可以通过直接形成在显示面板的基板中的选通驱动电路的输出信号进行切换。例如，选通驱动电路可以根据控制节点的电压来输出用于切换像素电路的开关薄膜晶体管的信号。近来，已经提出了用于在发光显示装置中插入黑色图像以缩短运动图片响应时间的技术。黑色图像插入技术可以通过在相邻帧之间显示黑色图像以消除前一帧的图像对下一帧的图像的影响来缩短运动图片响应时间。已经使用外部补偿技术来提高在发光显示装置中显示的图像的质量。外部补偿技术可以通过基于像素的驱动特征(或电特征)感测像素电压或电流并且基于感测结果调制输入图像的数据来补偿像素之间的驱动特征偏差。然而，在现有技术的发光显示装置的选通驱动电路中，由于薄膜晶体管的阈值电压变化导致控制节点的充电特征劣化，使得由于基于连接到控制节点的薄膜晶体管的泄漏电流的栅极驱动电压的电压降(IRDrop)，导致选通驱动电路可能输出异常信号或可能错误地操作。应用了黑色图像插入技术和/或外部补偿技术的发光显示装置基于水平线(或水平像素线)顺序地显示黑色图像。由于根据选通驱动电路中产生的、控制节点的充电特征劣化或者连接至控制节点的薄膜晶体管的泄漏电流，在一帧内显示黑色图像，或者用于感测像素的驱动特征的时间不足，产生图片质量的缺陷，因此由于这种图片质量的缺陷，可靠性可能劣化。上述
技术介绍
的公开内容由本公开的专利技术人拥有以撰写本说明书，或者是通过撰写本说明书的过程而获得的技术信息，但是不能被视为在本说明书被公开之前对于公众公开的已知技术。
技术实现思路
鉴于上述问题做出了本公开，并且本公开的目的是提供一种可以避免控制节点的电流泄漏的选通驱动电路和包括该选通驱动电路的发光显示装置。本公开的另一个目的是提供一种选通驱动电路和包括该选通驱动电路的发光显示装置，其中，通过连接至控制节点的薄膜晶体管的泄漏电流，使选通驱动电压的电压降最小化。除了如上所述的本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的其它目的和特征。根据本公开的一个实施方式的一种选通驱动电路，所述选通驱动电路包括第一级电路至第m级电路，所述第一级电路至第m级电路中的每一个均包括：第一控制节点至第五控制节点；节点控制电路，所述节点控制电路基于第一前进位信号(firstfrontcarrysignal)来控制第一控制节点至第四控制节点中的每一个的电压；感测控制电路，所述感测控制电路基于线路感测准备信号、第二前进位信号和第一复位信号来控制第五控制节点的电压；以及第一节点复位电路，所述第一节点复位电路基于所述第五控制节点的电压和第二复位信号来控制所述第一控制节点的电压，其中，所述第一节点复位电路可以包括放电路径，所述放电路径具有连接在选通低电位电压线和所述第五控制节点之间的两个薄膜晶体管。根据本公开的一个实施方式的一种发光显示装置，所述发光显示装置包括：发光显示面板，所述发光显示面板包括：多个像素；多个选通线组，所述多个选通线组具有连接到所述多个像素的第一选通线和第二选通线；以及多条数据和基准线，所述多条数据线和基准线连接到所述多个像素，与所述多个选通线组交叉；选通驱动电路部分，所述选通驱动电路部分包括连接到所述多个选通线组的选通驱动电路；数据驱动电路部分，所述数据驱动电路部分连接到所述多条数据线和所述多条基准线；以及定时控制器，所述定时控制器控制所述选通驱动电路部分和所述数据驱动电路部分中的每一个的驱动定时，其中，所述选通驱动电路包括第一级电路至第m级电路，所述第一级电路至第m级电路中的每一个均包括：第一控制节点至第五控制节点；节点控制电路，所述节点控制电路基于第一前进位信号来控制第一控制节点至第四控制节点中的每一个的电压；感测控制电路，所述感测控制电路基于线路感测准备信号、第二前进位信号和第一复位信号来控制第五控制节点的电压；以及第一节点复位电路，所述第一节点复位电路基于所述第五控制节点的电压和第二复位信号来控制所述第一控制节点的电压，所述第一节点复位电路包括放电路径，所述放电路径具有连接在选通低电位电压线和所述第五控制节点之间的两个薄膜晶体管。除了上述目的之外，根据本公开的各种实施方式的细节包括在详细描述和附图中。根据本公开的一个实施方式，可以提供选通驱动电路和包括该选通驱动电路的发光显示装置，其中，可以避免控制节点的电流泄漏。根据本公开的一个实施方式，可以提供选通驱动电路和包括该选通驱动电路的发光显示装置，其中，通过连接到控制节点的薄膜晶体管的泄漏电流，使选通驱动电压的电压降最小化。除了如上所述的本公开的效果之外，根据本公开的以上描述，本领域技术人员将清楚地理解本公开的其它优点和特征。附图说明通过结合附图进行的以下详细描述，将更清楚地理解本公开的上述和其它目的、特征和其它优点，在附图中：图1是示出根据本公开的一个实施方式的发光显示装置的图；图2是示出图1所示的像素的等效电路图；图3是示出根据本公开的一个实施方式的选通驱动电路的输出信号的波形；图4是示出用于驱动设置在一条水平线上的像素的数据电压、扫描信号和感测信号的时序图；图5是示出用于驱动设置在第n条水平线上的像素的数据电压、扫描信号和感测信号的时序图；图6是示出根据图1中所示的本公开的一个实施方式的选通驱动电路的波形；图7是示出施加到图6所示的选通控制信号线的信号的波形、以及第一级电路和第二级电路中的每个的控制节点的电压和输出信号；图8是示出图6所示的第(n+1)级电路和第n级电路的框图；图9是示出根据图8所示的一个实施方式的第(n+1)级电路的第二奇数节点复位电路或第n级电路的第二奇数节点复位电路的框图；图10是示出根据图8所示的另一实施方式的第(n+1)级电路的第二奇数节点复位电路或第n级电路的第二奇数节点复位电路的框图；图11是示出图8所示的根据本公开的一个实施方式的第(n+1)级电路和第n级电路的电路图；图12是示出根据图8所示的本公开的另一实施方式的第(n+1)级电路和第n级电路的电路图；图13是示出图11所示的第(n+1)级电路和第n级电路中的每个的输入波形和输出波形的图；图14A至图14I是示出根据图11所示的第(n+1)级电路和第n级电路中的每个根据图13所示的波形的操作过程的图；以及图1本文档来自技高网...

【技术保护点】
1.一种选通驱动电路，所述选通驱动电路包括第一级电路至第m级电路，所述第一级电路至第m级电路中的每一个均包括：/n第一控制节点至第五控制节点；/n节点控制电路，所述节点控制电路基于第一前进位信号来控制第一控制节点至第四控制节点中的每一个的电压；/n感测控制电路，所述感测控制电路基于线路感测准备信号、第二前进位信号和第一复位信号来控制所述第五控制节点的电压；以及/n第一节点复位电路，所述第一节点复位电路基于所述第五控制节点的电压和第二复位信号来控制所述第一控制节点的电压，/n其中，所述第一节点复位电路包括放电路径，所述放电路径具有连接在选通低电位电压线和所述第五控制节点之间的两个薄膜晶体管。/n

【技术特征摘要】
20191231 KR 10-2019-01801201.一种选通驱动电路，所述选通驱动电路包括第一级电路至第m级电路，所述第一级电路至第m级电路中的每一个均包括：
第一控制节点至第五控制节点；
节点控制电路，所述节点控制电路基于第一前进位信号来控制第一控制节点至第四控制节点中的每一个的电压；
感测控制电路，所述感测控制电路基于线路感测准备信号、第二前进位信号和第一复位信号来控制所述第五控制节点的电压；以及
第一节点复位电路，所述第一节点复位电路基于所述第五控制节点的电压和第二复位信号来控制所述第一控制节点的电压，
其中，所述第一节点复位电路包括放电路径，所述放电路径具有连接在选通低电位电压线和所述第五控制节点之间的两个薄膜晶体管。


2.根据权利要求1所述的选通驱动电路，其中，所述节点控制电路包括：节点设置电路，所述节点设置电路根据从前级电路提供的所述第一前进位信号进行切换，以将第一选通高电位电压充电至所述第一控制节点，并且所述第一选通高电位电压通过穿过所述两个薄膜晶体管从第一选通高电位电压线提供给所述第一控制节点。


3.根据权利要求2所述的选通驱动电路，其中，所述节点设置电路包括：
第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管串联电连接在所述第一选通高电位电压线和所述第一控制节点之间并且通过所述第一前进位信号被一起导通；以及
第三薄膜晶体管，所述第三薄膜晶体管始终向所述第一薄膜晶体管和所述第二薄膜晶体管之间的第一连接节点提供第二选通高电位电压。


4.根据权利要求3所述的选通驱动电路，其中，所述第二选通高电位电压比所述第一选通高电位电压低。


5.根据权利要求1所述的选通驱动电路，其中，所述第一节点复位电路包括：
第一逻辑与电路，所述第一逻辑与电路具有连接到所述第五控制节点的第一输入端子和连接到用于传输所述第二复位信号的第二复位信号线的第二输入端子；
第二逻辑与电路，所述第二逻辑与电路具有第一输入端子和第二输入端子，所述第一输入端子连接到具有与所述第五控制节点的电压相反的电压的反相节点，所述第二输入端子连接到选通低电位电压线；
逻辑或电路，所述逻辑或电路具有连接到所述第一逻辑与电路的输出端子的第一输入端子和连接到所述第二逻辑与电路的输出端子的第二输入端子；以及
第三逻辑与电路，所述第三逻辑与电路具有连接到所述第一控制节点的第一输入端子和连接到所述逻辑或电路的输出端子的第二输入端子、以及连接到所述选通低电位电压线的输出端子，并且
所述第三逻辑与电路实现所述放电路径。


6.根据权利要求1所述的选通驱动电路，其中，所述第一节点复位电路包括：
第一复位薄膜晶体管，所述第一复位薄膜晶体管根据所述第五控制节点的电压将所述选通低电位电压线与反相节点相连接；
第二复位薄膜晶体管，所述第二复位薄膜晶体管根据第一选通高电位电压，将用于传输第一选通高电位电压的第一选通高电位电压线与所述反相节点相连接；
第三复位薄膜晶体管，所述第三复位薄膜晶体管根据所述反相节点的电压，将所述选通低电位电压线与复位控制节点相连接；
第四复位薄膜晶体管，所述第四复位薄膜晶体管根据所述第五控制节点的电压，将用于传输所述第二复位信号的第二复位信号线与所述复位控制节点相连接；
第五复位薄膜晶体管，所述第五复位薄膜晶体管根据所述复位控制节点的电压，将所述第四控制节点与所述选通低电位电压线相连接；以及
第六复位薄膜晶体管，所述第六复位薄膜晶体管根据所述复位控制节点的电压，将所述第一控制节点与所述第五复位薄膜晶体管相连接。


7.根据权利要求1所述的选通驱动电路，其中，所述第一节点复位电路还基于显示面板导通信号来控制所述第一控制节点的电压。


8.根据权利要求7所述的选通驱动电路，其中，所述第一节点复位电路包括：
第(1-1)节点放电电路，所述第(1-1)节点放电电路基于所述显示面板导通信号来控制所述第一控制节点的电压；以及
第(1-2)节点放电电路，所述第(1-2)节点放电电路基于所述第五控制节点的电压和所述第二复位信号来控制所述第一控制节点的电压。


9.根据权利要求8所述的选通驱动电路，其中，所述第(1-1)节点放电电路包括：
第一上电复位薄膜晶体管，所述第一上电复位薄膜晶体管根据所述显示面板导通信号，将所述第四控制节点与所述选通低电位电压线相连接；以及
第二上电复位薄膜晶体管，所述第二上电复位薄膜晶体管根据所述显示面板导通信号，将所述第一控制节点与所述第一上电复位薄膜晶体管相连接。


10.根据权利要求8所述的选通驱动电路，其中，所述第(1-2)节点放电电路包括：
第一复位薄膜晶体管，所述第一复位薄膜晶体管根据所述第五控制节点的电压，将所述选通低电位电压线与反相节点相连接；
第二复位薄膜晶体管，所述第二复位薄膜晶体管根据第一选通高电位电压，将用于传输第一选通高电位电压的第一选通高电位电压线与所述反相节点相连接；
第三复位薄膜晶体管，所述第三复位薄膜晶体管根据所述反相节点的电压，将所述选通低电位电压线与复位控制节点相连接；
第四复位薄膜晶体管，所述第四复位薄膜晶体管根据所述第五控制节点的电压，将用于传输所述第二复位信号的第二复位信号线与所述复位控制节点相连接；
第五复位薄膜晶体管，所述第五复位薄膜晶体管根据所述复位控制节点的电压，将所述第四控制节点与所述选通低电位电压线相连接；以及
第六复位薄膜晶体管，所述第六复位薄膜晶体管根据所述复位控制节点的电压，将所述第一控制节点与所述第五复位薄膜晶体管相连接。


11.根据权利要求7所述的选通驱动电路，其中，所述第一节点复位电路包括：
第一逻辑与电路，所述第一逻辑与电路具有连接到所述第五控制节点的第一输入端子和连接到用于传...

【专利技术属性】
技术研发人员：崔载二，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国;KR