滑动窗口、基于区块的分支目标地址高速缓冲存储器制造技术

一种滑动窗口、基于区块的分支目标地址高速缓冲存储器（ＢＴＡＣ）包括多个条目，每一条目与含有至少一个已被评估为经采取的分支指令的指令区块相关联，且具有与所述区块中的第一指令的地址相关联的标签。所述区块每一者对应于从例如Ｉ－高速缓冲存储器等存储器获取的指令群组。在分支指令包含在两个或两个以上获取群组中处，其也包含在与ＢＴＡＣ条目相关联的两个或两个以上指令区块中。所述滑动窗口、基于区块的ＢＴＡＣ通过存储与不同的指令区块（其每一者含有所述经采取的分支指令中的至少一者）相关联的ＢＴＡＣ条目而允许存储处于同一指令区块中的两个或两个以上经采取的分支指令的分支目标地址（ＢＴＡ），而不需要在每一ＢＴＡＣ条目中提供多个ＢＴＡ存储空间。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及处理器领域，且具体来说，涉及具有滑动窗口组织的基于区块的分支目标地址高速缓冲存储器。
技术介绍
微处理器在很多应用中执行计算任务。改进处理器性能是永恒的设计目标，通过经由增强的软件来实现更快的操作和/或增加的功能性，来推动产品改进。在许多嵌入式应用中，例如便携式电子装置，节省功率并减少芯片大小在处理器设计和建构中也是重要的目标。大多数现代处理器采用管线化架构，其中连续指令(其每一者具有多个执行步骤)在执行中是重叠的。这种开发连续指令流中的指令之间的并行度的能力对改进的处理器性能作出显著贡献。在理想条件下且在于一个循环中完成每一管级的处理器中，在填充管线的短暂初始过程之后，指令可在每一循环完成执行。实际上从没实现此类理想条件，这归因于多种因素，其中包含指令之间的数据相依性(数据冒险)、例如分支的控制相依性(控制冒险)、处理器资源分配冲突(结构冒险)、中断、高速缓冲存储器未命中等。处理器设计的主要目标是避免这些冒险，且保持管线“充满”。所有现实的程序都包含分支指令，其可包括无条件或条件分支指令。分支指令的实际分支行为常常是未知的，直到指令被评估为在管线深处。这产生使本文档来自技高网...

【技术保护点】
一种在处理器中预测分支指令的方法，其包括：　将条目存储在分支目标地址高速缓冲存储器（ＢＴＡＣ）中，所述ＢＴＡＣ条目与包含至少一个已被评估为经采取的分支指令的两个或两个以上指令的区块相关联，所述ＢＴＡＣ条目具有与所述区块中的第一指令的地 址相关联的标签；以及　在获取指令群组时，存取所述ＢＴＡＣ以确定对应区块中的指令是否为经采取的分支指令。

【技术特征摘要】
【国外来华专利技术】US 2006-6-5 11/422,1861.一种在处理器中预测分支指令的方法，其包括：将条目存储在分支目标地址高速缓冲存储器(BTAC)中，所述BTAC条目与包含至少一个已被评估为经采取的分支指令的两个或两个以上指令的区块相关联，所述BTAC条目具有与所述区块中的第一指令的地址相关联的标签；以及在获取指令群组时，存取所述BTAC以确定对应区块中的指令是否为经采取的分支指令。2.根据权利要求1所述的方法，其中每一BTAC条目包含所述相关联的区块内的哪个指令是经采取的分支指令的指示符。3.根据权利要求1所述的方法，其进一步包括在每一BTAC条目中存储所述相关联的区块内的经采取的分支指令的分支目标地址(BTA)。4.根据权利要求3所述的方法，其进一步包括，在存取所述BTAC后，从所述BTA获取指令。5.根据权利要求1所述的方法，其中对于至少一个BTAC条目，所述区块中的所述第一指令是指令高速缓冲存储器线中的所述第一指令。6.根据权利要求1所述的方法，其中对...

【专利技术属性】
技术研发人员：罗德尼韦恩史密斯，詹姆斯诺里斯迪芬德费尔，布莱恩迈克尔斯坦普尔，托马斯安德鲁萨托里乌斯，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]