基于ＣＩＳＣ微处理器的３２位整数乘法器制造技术

本发明专利技术公开了一种三十二位整数乘法器，属于计算机微处理器设计领域。它包括４－２压缩器，其特点是所述的４－２压缩器是三级４－２压缩器阵列，显示该乘法器可以完成有符号或者是无符号３２位乘法运算，将被乘数经过符号扩展之后，使用基于４的布斯编码，通过被乘数寄存器生成１６个部分积；采用三级流水，分批次返回计算结果，第二拍返回结果的低３２位部分，第三拍返回结果的高３２位部分，结果总线３２位；由三条微指令或者两条微指令控制完成一次乘法运算。由于采用三级４－２压缩器阵列设计，使用微指令来控制，满足不同时机的各种乘法操作；对有符号无符号３２位操作数基４的布斯编码部分积的生成从１７个简化为１６个，简化了乘法器的结构，降低了乘法延时。

【技术实现步骤摘要】

本专利技术涉及一种基于CISC微处理器的32位整数乘法器。
技术介绍
参照图6。Intel的X86指令中存在两种乘法指令，有符号乘和无符号乘。因此参与运算的乘数和被乘数最高位可能为符号位也可能为非符号位，为提高利用率，基于Intel的CISC(Complex InStruction Computer复杂指令集微处理器)乘法器常采用有符号无符号混合型乘法器。因此参与运算的两个数均以补码形式出现。设两个以补码表示的乘数A与被乘数B作乘法运算，乘数A位宽为N，即A[N-1：0]，并设N为偶数，则乘数A可以表示为：A＝-AN-1×2N-1+AN-2×2N-2+…A1×21+A0×20＝(-AN-1+AN-2)×2N-1+(-AN-2+AN-3)×2N-2+…+(-A2+A1)×22+(-A1+A0)×21+(-A0+0)×2＝(-2AN-1+AN-2+AN-3)×2N-2+(-2AN-3+AN-4+AN-5)×2N-4++(2A3+A2+A1)×22+(-2A1+A0+0)×2于是A与B相乘即可表示为A×B=(Σi=0,A-1=0N2-1(-2A2i+1+A2i+A本文档来自技高网...

【技术保护点】
一种三十二位整数乘法器，包括４－２压缩器，其特征在于：所述的４－２压缩器是三级４－２压缩器阵列，显示该乘法器可以完成有符号或者是无符号３２位乘法运算，将被乘数经过符号扩展之后，使用基于４的布斯编码，通过被乘数寄存器生成１６个部分积；　 该乘法器采用三级流水，分批次返回计算结果，第二拍返回结果的低３２位部分，第三拍返回结果的高３２位部分，结果总线３２位；　该乘法器由三条微指令或者两条微指令控制完成一次乘法运算。

【技术特征摘要】
CN 2008-1-22 200810017358.X1、一种三十二位整数乘法器，包括4-2压缩器，其特征在于：所述的4-2压缩器是三级4-2压缩器阵列，显示该乘法器可以完成有符号或者是无符号32位乘法运...

【专利技术属性】
技术研发人员：高德远，王党辉，王得利，樊晓桠，张盛兵，黄小平，魏廷存，张萌，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：87[中国|西安]