串行接口大容量存储装置的数据传送速率调节制造方法及图纸

本发明专利技术揭示用于执行数据传送速率调节以改善串行ＡＴＡ存储装置的有效数据传送速率的系统及方法。通过在发送数据时插入对准（ＡＬＩＧＮ）基元来减小所述数据传送速率。接收装置仅废弃所述对准基元。因此，所述接收数据先进先出（ＦＩＦＯ）不会快速填充且流动控制需要较少的流动控制序列来防止所述接收数据先进先出发生溢流。使用所述对准基元来替代常规流动控制的优点在于不会招致往返信号交换延时而停用且随后启用数据传送。

【技术实现步骤摘要】

本专利技术的一个或一个以上方面通常涉及使用串行ATA(SATA)协议的串行数据传送，且更明确地说，涉及调节数据传送速率以将保持基元针对流动控制的使用降到最低。
技术介绍
串行ATA磁盘存取协议用于在系统存储器与一个或一个以上磁盘之间传送数据。与系统存储器带宽相比，多数串行ATA存储装置具有非常有限的数据传送吞吐量。对于基于磁带的驱动器，持续写入吞吐量可低至100MB/sec。因此，当耦合到可持续300MB/sec的传送速率(如串行ATA规格所描述)的快速主机处理器时，这些串行ATA存储装置可能会成为性能瓶颈。所述串行ATA协议规定了流动控制机制以调节数据传送速率。明确地说，可调节从主机处理器到串行ATA存储装置的数据传送，使得接收数据先进先出(先进先出)不会溢流。当达到存储传入数据的数据先进先出中的高水印时，串行ATA存储装置输出保持基元。当主机处理器接收到保持基元时，其输出保持A基元且停止向串行ATA存储装置发送数据，确认已接收到保持基元。串行ATA存储装置可在接收到保持A基元之后且在数据先进先出中的空间可用于存储传入数据(即，当达到低水印时)时重新开始接受数据。串行ATA存储装本文档来自技高网...

【技术保护点】
一种使用数据传送速率调节来执行串行ＡＴＡ连接的数据传送的方法，其包含：　当数据可用于在发送装置与接收装置之间的串行ＡＴＡ连接上输出时，进入发送数据状态；　确定应输出对准基元而非数据以减小所述串行ＡＴＡ连接上的所述数据传送速率；及 　在所述串行ＡＴＡ连接上将所述对准基元从所述发送装置输出到所述接收装置。

【技术特征摘要】
US 2007-12-20 11/961,5731、一种使用数据传送速率调节来执行串行ATA连接的数据传送的方法，其包含：当数据可用于在发送装置与接收装置之间的串行ATA连接上输出时，进入发送数据状态；确定应输出对准基元而非数据以减小所述串行ATA连接上的所述数据传送速率；及在所述串行ATA连接上将所述对准基元从所述发送装置输出到所述接收装置。2、如权利要求1所述的方法，其进一步包含输出额外对准基元以进一步减小所述串行ATA连接上的所述数据传送速率。3、如权利要求2所述的方法，其中当所述接收装置的数据传送速率小于所述发送装置的数据传送速率时，所述额外对准基元的数量基于所述接收装置的所述数据传送速率。4、如权利要求1所述的方法，其中当所述接收装置的数据传送速率小于所述发送装置的数据传送速率时，所述确定步骤基于所述接收装置的所述数据传送速率。5、如权利要求1所述的方法，其进一步包含在输出所述对准基元时重设数据计数，其中所述数据计数追踪对准基元之间已发生的数据传送循环的数量。6、如权利要求5所述的方法，其进一步包含：确定不应将对准基元从所述发送装置输出到所述接收装置；将所述数据输出到所述接收装置；及递增所述数据计数。7、如权利要求1所述的方法，其中所述接收装置废弃所述对准基元。8、如权利要求1所述的方法，其中所述发送装置是串行ATA主机控制器且所述接收装置是串行ATA存储装置。9、如权利要求1所述的方法，其中所述发送装置是串行ATA存储装置且所述接收装置是串行ATA主机控制器。10、一种包含程序的计算机可读媒体，当所述程序由计算装置执行时，其配置串行ATA装置以执行数据传送速率调节，所述过程包含：当数据可用于在发送装置与接收装置之间的串行ATA连接上输出时，进入发送数据状态；确定应输出对准基元而非数据以减小所述串行ATA连接上的所述数据传送速率；及在...

【专利技术属性】
技术研发人员：安布杰库马尔，马克A奥弗比，
申请(专利权)人：辉达公司，
类型：发明
国别省市：US[美国]