一种闪存微控制器制造技术

本实用新型专利技术提供一种闪存微控制器，包括：内核单元、外设单元，内核单元、外设单元通过总线相互通讯；所述内核单元包括ＣＰＵ、时钟发生器、复位逻辑、存储器，所述外设单元包括输入输出端口、定时器、模数转换器；该闪存微控制器还包括功能部件单元，该功能部件单元至少包括低压检测及复位模块，该低压检测及复位模块通过总线与内核单元、外设单元通讯。本实用新型专利技术通过设置低压检测及复位模块、克服了复杂环境给电源系统带来的不稳定因素，能够稳定电源系统、保护负载，从而可以提高整个结构的抗干扰能力。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体集成电路设计领域，涉及一种闪存微控制器芯片。
技术介绍
随着深亚微米CMOS(互补型金属氧化物半导体，ComplementaryMetal-Oxide-Semiconductor Transistor)集成电路生产工艺的不断进步，目前可以把复杂的微控制器(MCU)内核集成在一块芯片上，同时留有足够的硅片面积用于实现复杂的存储器和外设逻辑。过去用于高端32位和64位CPU的设计方法和构架现在已经能够有效的用于低价8位微控制器系统。利用这些功能强大而且便宜的微控制器使得系统的集成度不断提高，同时也大大增强了微处理器数据处理及流程控制的能力。微处理器的诸多优点使得越来越多的微控制器运用到社会生活的各个领域，对国民经济的发展起到了必不可少的促进作用。而对微控制器的可靠性、抗干扰性、灵活性、兼容性也有着越来越高的要求。目前对于市场上8位的闪存(FLASH)微控制器存在着以下不足：(1)其电源系统容易受各种因素的影响：如，电子产品的开关会给电源系统带来噪声；各种辐射、无线电波也会给电源系统带来噪声，电源过载会造成电压下降。电源电压波动较大时，电子产品就会不稳定，有时甚至无法正常运行；-->电源电压过低，电子产品也无法正常运行。所以，在设计闪存微控制器时，必须采用保护措施，防止电源电压波动造成死机；(2)另外，现有的闪存微控制器缺乏完备的外设，从而限制了芯片与外部的联系，为后续设计带来不便；(3)现有的闪存微控制器中储存器的容量较大，一般为数十千bit，甚至上兆，成本很高；(4)同时，现有的闪存微控制器的可靠性及灵活性有待进一步提高。
技术实现思路
本技术克服了现有技术中外界因素给闪存微控制器带来的影响，提供一种可以克服复杂环境给电源系统带来的不稳定因素、稳定电源系统、保护负载的闪存微控制器。本技术通过以下技术方案实现：一种闪存微控制器，包括：内核单元、外设单元，内核单元、外设单元通过总线相互通讯；所述内核单元包括CPU(中央处理器)、时钟发生器、复位逻辑、存储器，所述外设单元包括输入输出端口、定时器、模数转换器；该闪存微控制器还包括功能部件单元，该功能部件单元至少包括低压检测及复位模块，该低压检测及复位模块通过总线与内核单元、外设单元通讯。在上述闪存微控制器中，所述低压检测及复位模块包括控制寄存器、电源电压检测电路、滤波器和逻辑控制电路；所述控制寄存器通过控制线分别与电源电压检测电路、滤波器和逻辑控制电路相连，所述电源电压检测电路、滤波器和逻辑控制电路通过控制线串接，所述的逻辑控制电路有两个信号输出端。在上述闪存微控制器中，所述电源电压检测电路包括分压电路、稳压器-->及比较器；电源电压接入分压电路和稳压器，控制寄存器通过控制线连接分压电路，分压电路电压输出端连接到比较器反相输入端，稳压器电压输出端连接到比较器同相输入端。另，本技术克服了现有技术中由于缺乏完备的外设单元而限制芯片与外部联系的缺陷，通过以下技术方案实现：在上述闪存微控制器中，所述外设单元还包括两路捕捉/比较/脉宽调制模块、高速串行外围接口、高速芯片间总线方式模块、高速同步异步接收发送器模块中的任意一个或多个，上述各模块分别接入总线与内核单元、功能部件单元、及其他外设单元通讯。在上述闪存微控制器中，所述功能部件单元还包括器件配置位、片内上电延时复位模块、看门狗定时器、休眠模式控制模块中的任意一个或多个，上述各模块接入总线与内核单元、外设单元、及其他功能部件单元通讯。同时，本技术还克服了现有技术中储存器容量大、成本高的不足，通过以下技术方案实现：在上述闪存微控制器中，所述存储器包括程序存储器及数据随机存储器，该数据随机存储器包括特殊寄存器及通用寄存器。在上述闪存微控制器中，所述程序存储器是容量为4K×16bit的FLASH程序存储器，特殊寄存器的容量为64×8bit，通用寄存器的容量为192×8bit。在上述闪存微控制器中，所述时钟发生器为系统时钟振荡器；所述定时器为三路定时器。在上述闪存微控制器中，所述模数转换器为8位5通道模数转换器。与现有技术相比，本技术揭示的闪存微控制器有以下优点：1、提供一种新型的8位闪存微控制器，通过设置低压检测及复位模块、克服了复杂环境给电源系统带来的不稳定因素，能够稳定电源系统、保护负-->载，从而可以提高整个结构的抗干扰能力。2、本技术还针对一些小型电器，采用了小容量储存器，大大降低了成本。3、提供较完备的外设，以使得单片机能够更方便的与外部进行联系，同时便捷的执行内部任务。4、提供大量特殊功能部件，提高了系统的可靠性，增加了设计的灵活性。附图说明图1是本技术闪存微控制器的结构框图；图2是本技术中内核单元与外设单元的结构框图；图3是本技术中低压检测及复位模块的电路连接示意图；图4是低压检测及复位模块中电源电压检测电路示意图。具体实施方式以下结合附图及实施例对本技术进行详细说明。请参阅图1，图中揭示了一种闪存微控制器，包括内核单元1、外设单元2及功能部件单元3；内核单元包括CPU11、时钟发生器12、复位逻辑13、存储器14；外设单元2包括输入输出端口21，三路定时器22，模数转换器23，两路捕捉/比较/脉宽调制模块24，高速串行外围接口25，高速芯片间总线方式模块26，高速同步异步接收发送器模块27；功能部件单元3包括低压检测及复位模块31、器件配置位32、片内上电延时复位模块33、-->看门狗定时器34、休眠模式控制模块35；上述各模块接入总线4、与其他模块通讯。(一)内核单元本技术针对内核单元的改进主要在于其存储器14。所述存储器14包括程序存储器及数据随机存储器，所述数据随机存储器包括特殊寄存器及通用寄存器。所述程序存储器是容量为4K×16bit的FLASH程序存储器，特殊寄存器的容量为64×8bit，通用寄存器的容量为192×8bit。由于本技术采用了小容量的储存器，在完成所要求的任务的同时，大大降低了成本。(二)外设单元如图2，输入输出端口包括端口A(PA)、端口B(PB)、端口C(PC)。端口A为6位锁存器，所有端口A的端口均有TTL SMT输入驱动器，其中端口PA4有CMOS输出驱动器，其它端口有TTL输出驱动器；端口B是一个八位双向端口，所有端口B的端口有TTL SMT输入和全TTL输出驱动器，并且它们都有内部弱上拉，端口B中的端口PBO可作为可选择中断边沿的外部中断口，而端口B高六位可作为变化中断口，对外部电压变化做出中断响应；端口C是一个8位的双向端口，所有端口C的端口均有TTL SMT输入驱动器和CMOS输出驱动器。三路定时器22包括定时器221、定时器222、定时器223。其中：(1)定时器221为8位定时/计数器，CPU可对其进行读写操作，可选用内部时钟及外部时钟源，选择外部时钟时，可编程进行时钟边沿选择，溢出会产生溢出中断，睡眠模式下定时器221停止计数。(2)定时器222为16位-->定时/计数器，CPU可对其进行读写操作，3位可编程预分频器，可选用内部时钟及外部时钟源；选择外部时钟时，外部时钟下降沿计数，且可设为同步模式计数模式或异步模式，可做捕捉、比较模块的时基，计数溢出会产生溢出中断，如果设置本文档来自技高网...

【技术保护点】
一种闪存微控制器，包括内核单元、外设单元，内核单元、外设单元通过总线相互通讯；所述内核单元包括ＣＰＵ、时钟发生器、复位逻辑、存储器，所述外设单元包括输入输出端口、定时器、模数转换器；其特征在于：　　　　该闪存微控制器还包括功能部件单元，该功能部件单元至少包括低压检测及复位模块，该低压检测及复位模块通过总线与内核单元、外设单元通讯。

【技术特征摘要】
1.一种闪存微控制器，包括内核单元、外设单元，内核单元、外设单元通过总线相互通讯；所述内核单元包括CPU、时钟发生器、复位逻辑、存储器，所述外设单元包括输入输出端口、定时器、模数转换器；其特征在于：该闪存微控制器还包括功能部件单元，该功能部件单元至少包括低压检测及复位模块，该低压检测及复位模块通过总线与内核单元、外设单元通讯。2.如权利要求1所述的闪存微控制器，其特征在于，所述低压检测及复位模块包括控制寄存器、电源电压检测电路、滤波器和逻辑控制电路；所述控制寄存器通过控制线分别与电源电压检测电路、滤波器、逻辑控制电路相连，所述电源电压检测电路、滤波器、逻辑控制电路通过控制线串接，所述的逻辑控制电路有两个信号输出端。3.如权利要求2所述的闪存微控制器，其特征在于，所述电源电压检测电路包括分压电路、稳压器及比较器；电源电压接入分压电路和稳压器，控制寄存器通过控制线连接分压电路，分压电路电压输出端连接到比较器反相输入端，稳压器电压输出端连接到比较器同相输入端。4.如权利要求1或2或3所述的闪存微控制器，其特征在于，所述外设单元还包括两路...

【专利技术属性】
技术研发人员：岳卫杰，李霄，邹展，袁俊，潘松，
申请(专利权)人：上海海尔集成电路有限公司，
类型：实用新型
国别省市：31[]