本申请公开一种基于FPGA的I3C逻辑控制器实现方法、I3C读写测试装置和系统，该方法包括：接收上位机基于封装的I3C协议输出的控制指令；根据所述控制指令为具有I3C读/写功能的从设备分配动态地址、设置一次可读/写数据的最大长度值；基于上位机的控制指令向从设备发送I3C读/写控制命令实现对从设备的I3C读/写操作；将读取的从设备数据或是写操作完成信号发送至上位机，完成所述I3C读/写控制命令。用于解决现有技术中处理器不支持I3C的读写功能的问题，实现对具有I3C总线接口的摄像头模组进行I3C数据读写及测试。进行I3C数据读写及测试。进行I3C数据读写及测试。
【技术实现步骤摘要】
基于FPGA的I3C逻辑控制器实现方法、I3C读写测试装置和系统
[0001]本专利技术涉及摄像模组测试
，具体是一种基于FPGA的I3C逻辑控制器实现方法、I3C读写测试装置和系统。
技术介绍
[0002]随着手机摄像头模组对通讯速率的要求越来越高，原有的I2C通讯总线速率一般为100Kbps和400Kbps，少量的I2C器件支持3.4Mbps，无法满足部分高端摄像头模组的需求，SPI通讯总线虽然速率上能满足但总线管脚数量多，对于手机摄像头模组来说，无疑会增加体积。根据这些需求，MIPI联盟针对手机摄像头模组推出了I3C通讯总线，其优点是能向下兼容I2C器件，通讯速率高，其SDR模式最高可支持12.5Mbps，管脚数量与I2C一样，不需要很多管脚来做通讯总线。
[0003]随着I3C通讯总线在手机摄像头模组端应用越来越广泛，对于摄像头模组测试提出了新的要求，手机摄像头模组测试设备需要能支持I3C总线的控制器才能与I3C总线的手机摄像头模组通讯测试。为了解决这一测试问题，有必要基于FPGA研发I3C控制器实现测试I3C的手机摄像头模组。
技术实现思路
[0004]本申请提供一种基于FPGA的I3C逻辑控制器实现方法、I3C读写测试装置及系统，用于克服现有处理器无法对具有I3C总线接口的摄像头模组进行测试的技术缺陷，提供一种基于FPGA的I3C逻辑控制器及其实现方法，实现对具有I3C总线接口的摄像头模组进行测试。
[0005]为实现上述目的，本申请提供一种基于FPGA的I3C逻辑控制器实现方法，包括：接收上位机基于封装的I3C协议输出的控制指令；根据所述控制指令为具有I3C读/写功能的从设备分配动态地址、设置一次可读/写数据的最大长度值；基于上位机的控制指令向从设备发送I3C读/写控制命令实现对从设备的I3C读/写操作；将读取的从设备的数据或是写操作完成信号发送至上位机，完成所述I3C读/写控制命令。
[0006]通过采用上述的技术方案，解决了现有处理器不支持I3C读写功能，从而不能对I3C从设备进行读/写通讯的问题。相比定制专用的I3C集成电路，大大降低了研发成本，缩短研发周期，提高了设计的灵活性。
[0007]优选的，所述根据所述控制指令为具有I3C读/写功能的从设备分配动态地址、设置一次可读/写数据的最大长度值的步骤包括：基于上位机的控制指令经I3C总线为具有I3C读/写功能的从设备分配动态地址；初始化I3C总线进入I3C SDR模式；
基于上位机的控制指令为从设备设置一次可读/写数据的最大长度值。
[0008]通过采用上述的技术方案，通讯速率能实现12.5Mbps的技术效果。
[0009]优选的，所述接收上位机基于封装的I3C协议输出的控制指令的步骤中：所述控制指令包括控制信息和数据，所述控制信息包括开始信号、结束信号、主设备等待从设备应答标志信号、写数据标志信号、读数据标志信号、读数据中止读操作标志信号；所述数据包括从设备静态地址和欲分配的动态地址、I3C广播地址、I3C公共命令码、I3C从设备内部寄存器地址、写从设备有效数据。
[0010]通过采用上述的技术方案，能实现I3C数据的读写灵活操作的技术效果。
[0011]优选的，所述根据所述控制指令为具有I3C读/写功能的从设备分配动态地址的步骤包括：通过I3C总线发送开始信号，给I3C广播地址发送I3C动态地址分配指令，所述分配指令利用从设备的静态地址为该从设备分配动态地址；通过I3C总线发送重新开始信号，写从设备静态地址；在收到从设备应答信号ACK时，给从设备写入欲分配的动态地址；发送结束信号，完成动态地址分配。
[0012]通过采用上述的技术方案，能实现基于静态地址为从设备分配动态地址的技术效果。
[0013]优选的，所述基于上位机的控制指令向从设备发送I3C读/写控制命令实现对从设备的I3C读/写操作；将读取的从设备的数据或是写操作完成信号发送至上位机，完成所述I3C读/写控制命令的步骤包括：所述基于上位机的控制指令向从设备发送I3C写控制命令实现对从设备的I3C写操作；将写入的数据发送至从设备；直到完成所述I3C写控制指令；发送写操作完成信号至上位机；所述基于上位机的控制指令向从设备发送I3C读控制命令实现对从设备的I3C读操作；直到完成所述I3C读控制指令；将读取的从设备的数据发送至上位机。
[0014]通过采用上述的技术方案，能实现I3C读控制命令和I3C写控制命令对I3C从设备读/写的技术效果。
[0015]优选的，所述基于上位机的控制指令向从设备发送I3C写控制命令实现对从设备的I3C写操作；将写入的数据发送至从设备；直到完成所述I3C写控制指令；发送写操作完成信号至上位机的步骤包括：向从设备发送开始信号；给从设备写已分配好的动态地址，在收到从设备应答信号ACK后，写从设备内部寄存器地址并写入有效数据；I3C总线基于主设备发出的结束信号在SCL为高电平时，SDA由低电平向高电平跳变，结束当前I3C写控制命令操作；生成写操作完成信号并发送至上位机；完成当前I3C写控制命令操作；在I3C总线处于空闲状态时，接收上位机发送的I3C写控制命令，对从设备进行下一轮I3C写控制命令操作，直到完成所有I3C写控制命令操作；所述基于上位机的控制指令向从设备发送I3C读控制命令实现对从设备的I3C读
操作；直到完成所述I3C读控制命令；将读取的从设备的数据发送至上位机的步骤包括：向从设备发送开始信号；给从设备写已分配好的动态地址，在收到从设备应答信号ACK后，写从设备内部寄存器地址；通过I3C总线发送重新开始信号，给从设备写已分配好的动态地址，在收到从设备应答信号ACK后，开始读从设备的数据；I3C总线基于主设备发出的结束信号在SCL为高电平时，SDA由低电平向高电平跳变，结束当前I3C读控制命令操作；将读取的从设备数据发送至上位机；完成当前I3C读控制命令操作；在I3C总线处于空闲状态时，接收上位机发送的I3C读控制命令，对从设备进行下一轮I3C读控制命令操作，直到完成所有I3C读控制命令操作。
[0016]通过采用上述的技术方案，能实现I3C读/写控制命令操作高效实施的技术效果。
[0017]优选的，在所述基于上位机的控制指令为从设备发送I3C读/写控制命令时，SDA数据线在开漏和推挽模式间切换，包括：向I3C总线发送I3C读/写控制命令的地址头时，SDA数据线置为开漏模式；向I3C总线发送I3C读/写控制命令地址头之后的内容时，SDA数据线切换为推挽模式，加快数据传输速率；当前I3C读/写控制命令结束后，SDA数据线切换回开漏模式，I3C总线进入空闲状态。
[0018]通过采用上述的技术方案，少量的地址头内容传输用开漏模式传输，非地址头内容用推挽模式传输，能实现数据高效传输的技术效果。
[0019]优选的，所述I3C总线基于主设备发出的结束信号在SCL为高电平时，SDA由低电平向高电平跳变，结束当前I3C读控制命令操作的步骤之本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的I3C逻辑控制器实现方法，其特征在于，包括：接收上位机基于封装的I3C协议输出的控制指令；根据所述控制指令为具有I3C读/写功能的从设备分配动态地址、设置一次可读/写数据的最大长度值；基于上位机的控制指令向从设备发送I3C读/写控制命令实现对从设备的I3C读/写操作；将读取的从设备的数据或是写操作完成信号发送至上位机，完成所述I3C读/写控制命令。2.根据权利要求1所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述根据所述控制指令为具有I3C读/写功能的从设备分配动态地址、设置一次可读/写数据的最大长度值的步骤包括：基于上位机的控制指令经I3C总线为具有I3C读/写功能的从设备分配动态地址；初始化I3C总线进入I3C SDR模式；基于上位机的控制指令为从设备设置一次可读/写数据的最大长度值。3.根据权利要求2所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述接收上位机基于封装的I3C协议输出的控制指令的步骤中：所述控制指令包括控制信息和数据，所述控制信息包括开始信号、结束信号、主设备等待从设备应答标志信号、写数据标志信号、读数据标志信号、读数据中止读操作标志信号；所述数据包括从设备静态地址和欲分配的动态地址、I3C广播地址、I3C公共命令码、I3C从设备内部寄存器地址、写从设备有效数据。4.根据权利要求3所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述根据所述控制指令为具有I3C读/写功能的从设备分配动态地址的步骤包括：通过I3C总线发送开始信号，给I3C广播地址发送I3C动态地址分配指令，所述分配指令利用从设备的静态地址为该从设备分配动态地址；通过I3C总线发送重新开始信号，写从设备静态地址；在收到从设备应答信号ACK时，给从设备写入欲分配的动态地址；发送结束信号，完成动态地址分配。5.根据权利要求4所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述基于上位机的控制指令向从设备发送I3C读/写控制命令实现对从设备的I3C读/写操作；将读取的从设备的数据或是写操作完成信号发送至上位机，完成所述I3C读/写控制命令的步骤包括：所述基于上位机的控制指令向从设备发送I3C写控制命令实现对从设备的I3C写操作；将写入的数据发送至从设备；直到完成所述I3C写控制指令；发送写操作完成信号至上位机；所述基于上位机的控制指令向从设备发送I3C读控制命令实现对从设备的I3C读操作；直到完成所述I3C读控制指令；将读取的从设备的数据发送至上位机。6.根据权利要求5所述的基于FPGA的I3C逻辑控制器实现方法，其特征在于，所述基于上位机的控制指令向从设备发送I3C写控制命令实现对从设备的I3C写操作；将写入的数据发送至从设备；直到完成所述I3C写控制指令；发送写操作完成信号至上位机的步骤包括：向从设备发送开始信号；
给从设备写已分配好的动态地址，在收到从设备应答信号ACK后，写从设备内部寄存器地址并写入有效数据...
【专利技术属性】
技术研发人员：聂忠强，李万泉，
申请(专利权)人：深圳市度信科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。