直接内存存取单元及控制部件制造技术

本申请提供了直接内存存取单元及控制部件。直接内存存取DMA单元接收数据搬移请求，数据搬移请求携带源地址；在源地址指向主机或闪存芯片时，响应于数据搬移请求，DMA单元访问源地址，以获取第一数据；DMA单元访问源地址时起的预设时长之后，输出缓存分配请求，以获取目标地址，预设时长大于等于0；在获得目标地址后，将第一数据搬移至目标地址所在的存储空间。本申请用以解决现有技术中主机和闪存芯片之间的数据传输时间长的技术问题，并达到提高数据传输过程中控制部件的交互速度，进而提高控制部件的数据传输速度、减少数据传输时间的效果。效果。效果。

【技术实现步骤摘要】
直接内存存取单元及控制部件


[0001]本申请涉及存储技术，特别地，涉及直接内存存取单元及控制部件。

技术介绍

[0002]图1展示了固态存储设备的框图。固态存储设备102同主机相耦合，用于为主机提供存储能力。主机同固态存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如SATA(Serial Advanced Technology Attachment，串行高级技术附件)、SCSI(Small Computer System Interface，小型计算机系统接口)、SAS(Serial Attached SCSI，串行连接SCSI)、IDE(Integrated Drive Electronics，集成驱动器电子)、USB(Universal Serial Bus，通用串行总线)、PCIE(Peripheral Component Interconnect Express,PCIe，高速外围组件互联)、NVMe(NVM Express，高速非易失存储)、以太网、光纤通道、无线通信网络等连接主机与固态存储设备102。主机可以是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种直接内存存取DMA单元，其特征在于，所述DMA单元接收数据搬移请求，所述数据搬移请求携带源地址；在所述源地址指向主机或闪存芯片时，响应于所述数据搬移请求，所述DMA单元访问所述源地址，以获取第一数据；所述DMA单元访问所述源地址时起的预设时长之后，输出缓存分配请求，以获取目标地址，所述预设时长大于等于0；在获得所述目标地址后，将所述第一数据搬移至所述目标地址所在的存储空间。2.如权利要求1所述的DMA单元，其特征在于，所述DMA单元包括定时模块、控制逻辑模块和触发器，其中，接收到所述数据搬移请求之后，所述控制逻辑模块解析所述数据搬移请求，获取解析结果。3.如权利要求2所述的DMA单元，其特征在于，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块向所述定时模块发送计时开始信号；响应于所述计时开始信号，所述定时模块开始计时，在计时时间到达所述预设时长之后，所述定时模块向所述控制逻辑模块反馈计时完成信号；响应于所述计时完成信号，所述控制逻辑模块输出所述缓存分配请求。4.如权利要求2或3所述的DMA单元，其特征在于，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块输出所述缓存分配请求；在接收到所述缓存管理器反馈的所述目标地址之前，若已获取到所述第一数据，利用所述触发器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述触发器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。5.如权利要求2所述的DMA单元，其特征在于，根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；在接收到所述第一数据之后，所述控制逻辑模块，向所述缓存管理器发送所述缓存分配请求，并利用缓冲寄存器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述缓冲寄存器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。6.如权利要求4所述的DMA单元，其特征在于，所述利用所述触发器暂时保存所述第一数据中已传输至所述DMA单...

【专利技术属性】
技术研发人员：何振，张泽，刘传杰，介百瑞，涂友钢，
申请(专利权)人：北京忆芯科技有限公司，
类型：发明
国别省市：