一种片上系统技术方案

为克服现有技术中存在的问题，本实用新型专利技术提供了一种片上系统，本实用新型专利技术提供的片上系统，包括MCU内核及FPGA内核；其中，FPGA内核包括桥接器、UART模块、UART接口、USB控制器、USB接口；桥接器与所述UART模块及所述USB控制器连接，并通过系统总线连接所述MCU内核；UART模块与所述UART接口连接，USB控制器与所述USB接口连接。本申请公开的片上系统，可使其更加充分利用FPGA资源，既保留了USB接口的优点，又具有UART接口的优点，实现与USB外设与UART外设进行通信的目的，增加用户设计的灵活性，扩宽用户设计的应用场景，同时降低成本，降低FPGA应用现场的实施复杂度。

【技术实现步骤摘要】
一种片上系统
本技术涉及一种片上系统(英文全称：SystemonChip；英文简称：SoC)，尤其指具有MCU(中文名称：微控制单元；英文名称：MicrocontrollerUnit)+FPGA((英文名称；FieldProgrammableGateArray；中文名称：现场可编程门阵列))架构的片上系统。
技术介绍
在智能家居、物联网中，MCU扮演核“芯”角色。但随着物联网智能化的提升和迭代，为了满足性能、可扩展以及集成的要求，MCU+的趋势也越来越明显，尤其是MCU+FPGA。随着智能家居、物联网智能化的发展，传感器的应用场景越来越多样化，数据通信要求越来越高。在数据通信中，接口的使用尤其重要，特别是USB(英文全称：UniversalSerialBus；中文全称：通用串行总线)接口以及各种串口的应用最为广泛，通信接口之间转换成为拓展应用空间、延伸应用领域的一种有效手段。USB接口以其数据传输速率高、即插即用、支持热插拔等功能，被广泛的应用在个人电脑和移动设备，已成为MCU的必备接口。UART(英文全称：UniversalAsynchronousReceiver/Transmitter，中文全称：通用异步收发传输器)是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收，在嵌入式设计中，常用作主设备与从设备之间的串行通信。现有的UART动态调整难度较大，设计人员很难对其功能和数量进行扩展。目前市场上的USB转UART采用固定式硬件电路来实现，价格较高，USB接口类型和UART接口型号单一，应用场景限制性比较大。
技术实现思路
为克服现有技术中USB转UART采用固定式硬件电路来实现，其型号单一，应用场景限制较大的问题，本技术提供了一种片上系统，其通过在片上系统上设计USB与UART转换模块，可实现在片上系统上实现与USB外设和UART外设进行通信，满足各种不同应用场景的需求。本技术提供的片上系统，包括MCU内核及FPGA内核；其中，所述FPGA内核包括桥接器、UART模块、UART接口、USB控制器、USB接口；所述桥接器与所述UART模块及所述USB控制器连接，并通过系统总线连接所述MCU内核；所述UART模块与所述UART接口连接，所述USB控制器与所述USB接口连接。进一步地，所述桥接器包括串并转换模块、第一数据编解码模块及第二数据编解码模块；所述第一数据编解码模块和所述串并转换模块之间传输第一数据，所述第二数据编解码模块和所述串并转换模块之间传输第二数据；所述串并转换模块用于实现所述第一数据和所述第二数据进行相互转换；所述第一数据编解码模块用于接收USB控制器传送的USB数据流，并将其解析后向串并转换模块传送第一数据；或者将串并转换模块传送的第一数据编码输出USB数据流传送给USB控制器；所述第二数据编解码模块用于接收UART模块传送的UART数据流，并将其解析后向串并转换模块传送第二数据，或者将串并转换模块传送的第二数据编码输出UART数据流发送给UART模块。进一步地，所述UART模块包括波特率配置器及UART数据处理器；所述波特率配置器用于根据用户设置，配置UART波特率，控制UART数据流的传输速率；所述UART数据处理器用于根据用户配置需求，对UART数据流进行解码处理，生成UART接口数据发送给UART接口，或者用于接收从UART接口传送的UART接口数据解码处理生成UART数据流。进一步地，所述波特率配置器包括锁相环和逻辑资源。进一步地，所述USB控制器还用于接收所述系统总线发出的命令，实现MCU内核和外部USB设备的数据交互。进一步地，所述USB控制器内设有USB总线识别模块，所述USB总线识别模块用于自主识别USB外设使用的USB总线标准类型，并将所述USB总线标准类型通过系统总线反馈给MCU内核。进一步地，所述MCU内核和所述FPGA均通过硬件描述语言实现在FPGA芯片上。进一步地，所述FPGA内核内设有多个。进一步地，所述MCU内核对应设有多个。进一步地，所述片上系统上还包括嵌入式存储器。本申请公开的片上系统，采用基于MCU内核+FPGA内核的架构，在此架构的FPGA内核内设置桥接器、UART模块、UART接口、USB控制器和USB接口等，可使其更加充分的利用FPGA资源，既保留了USB接口的优点，又具有UART接口的优点，实现与USB外设与UART外设进行通信的目的，极大的方便了用户设计，增加用户设计的灵活性，扩宽用户设计的应用场景，同时降低成本，降低FPGA应用现场的实施复杂度。附图说明图1是本技术具体实施方式中提供的片上系统框架示意图；图2是本技术具体实施方式中提供的片上系统外接外设的示意图；图3是本技术具体实施方式中提供的片上系统中串并转换的示意图；图4是本技术具体实施方式中提供的USB控制器框架示意图；图5是本技术具体实施方式中提供的UART模块框架示意图。其中，100、片上系统(SoC)；200、UART外设；300、USB外设；1、MCU内核；2、FPGA内核；21、桥接器；22、USB控制器；23、UART模块；24、UART接口；25、USB接口；211、第一数据编解码模块；212、串并转换模块；213、第二数据编解码模块；221、USB总线识别模块；231、波特率配置器；232、UART数据处理器。具体实施方式为了使本技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。在本技术的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。实施例本例将对本技术公开的片上系统100进行具体解释说明，如图1所、图2所示，该片上系统10本文档来自技高网...

【技术保护点】
1.一种片上系统，其特征在于，所述片上系统包括MCU内核及FPGA内核；/n其中，所述FPGA内核包括桥接器、UART模块、UART接口、USB控制器、USB接口；/n所述桥接器与所述UART模块及所述USB控制器连接，并通过系统总线连接所述MCU内核；/n所述UART模块与所述UART接口连接，所述USB控制器与所述USB接口连接。/n

【技术特征摘要】
1.一种片上系统，其特征在于，所述片上系统包括MCU内核及FPGA内核；
其中，所述FPGA内核包括桥接器、UART模块、UART接口、USB控制器、USB接口；
所述桥接器与所述UART模块及所述USB控制器连接，并通过系统总线连接所述MCU内核；
所述UART模块与所述UART接口连接，所述USB控制器与所述USB接口连接。


2.根据权利要求1所述的片上系统，其特征在于，所述桥接器包括串并转换模块、第一数据编解码模块及第二数据编解码模块；
所述第一数据编解码模块和所述串并转换模块之间传输第一数据，所述第二数据编解码模块和所述串并转换模块之间传输第二数据；
所述串并转换模块用于实现所述第一数据和所述第二数据进行相互转换；
所述第一数据编解码模块用于接收USB控制器传送的USB数据流，并将其解析后向串并转换模块传送第一数据；或者将串并转换模块传送的第一数据编码输出USB数据流传送给USB控制器；
所述第二数据编解码模块用于接收UART模块传送的UART数据流，并将其解析后向串并转换模块传送第二数据，或者将串并转换模块传送的第二数据编码输出UART数据流发送给UART模块。


3.根据权利要求1所述的片上系统，其特征在于，所述UART模块包括波特率配置器及UART数据处理器；
所述波特率配置器用于根据...

【专利技术属性】
技术研发人员：王常慧，李秦飞，孙莉莉，敦洋洋，宋国民，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：新型
国别省市：广东;44