一种多核处理器及其控制方法技术

本发明专利技术提供一种多核处理器及其控制方法，结构简单，设计合理，访问内存时不会冲突，不需要礼让也无需裁决，彼此能够保持高速高性能。所述的一种多核处理器，包括，一组成对设置的处理器核A和处理器核B；共享内存，用于分别连接成对设置的处理器核A和处理器核B；时钟生成电路，配置为产生时钟信号；所述时钟信号输入处理器核A，并作为处理器核A工作时序，控制与共享内存的交互；逆变器，连接时钟生成电路输出端，配置为将所述时钟信号反相以产生反相时钟信号；所述反相时钟信号输入处理器核B，并作为处理器核B工作时序，控制与共享内存的交互。

【技术实现步骤摘要】
一种多核处理器及其控制方法
本专利技术涉及多核处理器架构，具体为一种多核处理器及其控制方法。
技术介绍
目前的电子系统中大量使用多核处理器架构；例如4G/5G蜂窝通信设备，其中每个处理单元(即：每个处理器内核)，用于实时控制某些硬件加速模块，例如4G/5G通讯设备中的信道编解码加速专用硬件模块。用于这些电子系统中的处理单元(计算机内核)通常面临很高的性能要求。首先，通常需要高速主频。其次，必须强于逻辑推导，因而需要避免深流水线造成的性能延迟。最后，通常也是最为关键和最具挑战的是，对于来自所控制的硬件加速模块所提出的中断申请必须及时响应。传统多核处理器的常用架构是：使用同一块共享内存，每个处理器核都看到该同内存中一致的内容。这带来的问题是数据操作(读取、写回)速度严重变慢，因为大家共享彼此需要礼让和必要的裁决机制，经常路口堵车。如图1所示，多核处理器通过内存共享而实现多核之间数据即时共享，其在进行共享主内存读取时的礼让裁决机制将严重制约系统性能。传统多核处理器的另一种常用架构如图2所示，基于数据缓存的多核数据即时共享；每个处理器核本文档来自技高网...

【技术保护点】
1.一种多核处理器，其特征在于，包括，/n一组成对设置的处理器核A和处理器核B；/n共享内存，用于分别连接成对设置的处理器核A和处理器核B；/n时钟生成电路，配置为产生时钟信号；所述时钟信号输入处理器核A，并作为处理器核A工作时序，控制与共享内存的交互；/n逆变器，连接时钟生成电路输出端，配置为将所述时钟信号反相以产生反相时钟信号；所述反相时钟信号输入处理器核B，并作为处理器核B工作时序，控制与共享内存的交互。/n

【技术特征摘要】
1.一种多核处理器，其特征在于，包括，
一组成对设置的处理器核A和处理器核B；
共享内存，用于分别连接成对设置的处理器核A和处理器核B；
时钟生成电路，配置为产生时钟信号；所述时钟信号输入处理器核A，并作为处理器核A工作时序，控制与共享内存的交互；
逆变器，连接时钟生成电路输出端，配置为将所述时钟信号反相以产生反相时钟信号；所述反相时钟信号输入处理器核B，并作为处理器核B工作时序，控制与共享内存的交互。


2.根据权利要求1所述的一种多核处理器，其特征在于，所述处理器核A工作在时钟信号的上升沿，所述处理器核B工作在反相时钟信号的上升沿。


3.根据权利要求1所述的一种多核处理器，其特征在于，还包括，多组成对设置的处理器核A和处理器核B，每组成对设置的处理器核A和处理器核B分别连接一个共享内存。


4.根据权利要求3所述的一种多核处理器，其特征在于，多组成对设置的处理器核中，共用一个处理器核A或处理器核B。


5.根据权利要求1所述的一种多核处理器，其特征在于，所述的处理器核A通过处理器核A总线连接到对应的共享内存，与其成对设置的处理器核B通过处理器核B总线连接到同一共享内存。


6.根据权利要求1所述的一种多核处理器，其特征在于，处理器核A...

【专利技术属性】
技术研发人员：韦素芬，柴智，刘毅，李明逵，刘璟，陈红霞，
申请(专利权)人：集美大学，
类型：发明
国别省市：福建;35