阵列基板以及显示面板制造技术

一种阵列基板以及显示面板。该阵列基板包括：衬底基板(01)，包括显示区(AA)和周边区(BB)；多个子像素(02)，位于显示区(AA)；多条数据线(03)，位于显示区(AA)；多条第一电源线(04)，位于显示区(AA)；多条数据线引线(05)，位于周边区(BB)；多个选择开关(06)，位于周边区(BB)；多条数据信号输入线(07)，位于周边区(BB)；第一电源总线(08)，位于周边区(BB)；多个连接部(09)，分别电连接第一电源总线(08)和多条第一电源线(04)，多个连接部(09)包括多个第一连接部(09A)和位于多个第一连接部(09A)两侧的多个第二连接部(09B)。上述电路设置有利于阵列基板边角区域的电路排布，实现窄边框设计。

【技术实现步骤摘要】
【国外来华专利技术】阵列基板以及显示面板
本公开的实施例涉及一种阵列基板以及显示面板。
技术介绍
OLED(OrganicLightEmittingDiode，有机发光二极管)显示面板具有自发光、对比度高、清晰度高、视角宽、功耗低、响应速度快以及制造成本低等优势，成为新一代显示装置的重点发展方向之一，因此受到越来越多的关注。对于OLED显示面板来说，屏占比是重要的考量因素之一，屏占比高，意味着在相同尺寸的显示面板中有效的显示面积更大，从而可以具有更优质的视觉体验。
技术实现思路
本公开至少一实施例提供一种阵列基板，该阵列基板包括：衬底基板，所述衬底基板包括显示区和至少位于所述显示区一侧的周边区；多个子像素，位于所述显示区；多条数据线，位于所述显示区，被配置为为所述多个子像素提供数据信号；多条第一电源线，位于所述显示区，被配置为为所述多个子像素提供电源信号；多条数据线引线，位于所述周边区且分别与所述多条数据线电连接；多个选择开关，位于所述周边区且间隔排列，所述多个选择开关位于所述多条数据线引线的远离所述显示区的一侧，所述多个选择开关中的至少一个电连接所述多条数据线引线中的至少两条数据线引线；多条数据信号输入线，位于所述周边区且位于所述多个选择开关的远离所述显示区的一侧，所述多个选择开关中的至少一个电连接所述多条数据信号输入线中的一条；第一电源总线，位于所述周边区，且位于所述多个选择开关的远离所述显示区的一侧；多个连接部，分别连接所述第一电源总线和所述多条第一电源线，所述多个连接部沿着所述多个选择开关之间的区域延伸，所述多个连接部包括多个第一连接部和位于所述多个第一连接部两侧的多个第二连接部。例如，本公开至少一实施例提供的阵列基板中，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述第一连接部的宽度大于所述第二连接部的宽度。例如，本公开至少一实施例提供的阵列基板中，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述多个选择开关和所述多个连接部间隔排布，相邻的两个选择开关之间具有一个连接部，相邻的两个连接部之间具有一个选择开关。例如，本公开至少一实施例提供的阵列基板中，以相邻的一个选择开关和一个连接部作为一个布置周期，一个所述第一连接部和相邻的一个选择开关形成的第一布置周期宽度大于一个所述第二连接部和相邻的一个选择开关形成的第二布置周期宽度。例如，本公开至少一实施例提供的阵列基板中，所述多个选择开关包括多个第一选择开关和位于所述多个第一选择开关两侧的多个第二选择开关，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述第一选择开关的宽度小于所述第二选择开关的宽度。例如，本公开至少一实施例提供的阵列基板中，所述第二连接部包括设置在不同层的至少两个子连接部。例如，本公开至少一实施例提供的阵列基板中，所述多个子像素中的至少一个包含驱动薄膜晶体管和存储电容；所述驱动薄膜晶体管包含位于所述衬底基板上的驱动有源层，位于所述驱动有源层远离所述衬底基板一侧的驱动栅极，位于所述驱动栅极远离所述衬底基板一侧的栅绝缘层，位于所述栅绝缘层远离所述衬底基板一侧的层间介质层，以及位于所述层间介质层远离所述衬底基板一侧的驱动源极和驱动漏极；所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极与所述驱动栅极位于同一层，所述第二电容电极位于所述栅绝缘层和所述层间介质层之间。例如，本公开至少一实施例提供的阵列基板中，所述第二连接部包括设置在不同层的第一子连接部和第二子连接部，所述第一子连接部与所述驱动栅极位于同一层，所述第二子连接部与所述第二电容电极位于同一层。例如，本公开至少一实施例提供的阵列基板中，所述多个第一连接部与所述驱动栅极位于同一层。例如，本公开至少一实施例提供的阵列基板中，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述第一子连接部和所述第二子连接部的宽度相同，为第一宽度，所述第一连接部的宽度为第二宽度，所述第一宽度小于所述第二宽度。例如，本公开至少一实施例提供的阵列基板中，所述第一宽度为所述第二宽度的一半。例如，本公开至少一实施例提供的阵列基板中，所述第一连接部包括设置在不同层的第三子连接部和第四子连接部；所述第三子连接部与所述第一子连接部位于同一层，所述第四子连接部与所述第二子连接部位于同一层。例如，本公开至少一实施例提供的阵列基板中，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述第一子连接部和所述第二子连接部的宽度相同，为第一宽度，所述第三子连接部和所述第四子连接部的宽度相同，为第三宽度，所述第一宽度小于或等于所述第三宽度。例如，本公开至少一实施例提供的阵列基板中，所述第一子连接部在所述衬底基板的正投影和所述第二子连接部在所述衬底基板的正投影至少部分重叠，所述第三子连接部在所述衬底基板的正投影和所述第四子连接部在所述衬底基板的正投影至少部分重叠。例如，本公开至少一实施例提供的阵列基板还包括位于所述多个选择开关和所述显示区之间的第二电源总线；其中，所述多个连接部中的至少一个连接部的两端分别与所述第一电源总线和所述第二电源总线电连接。例如，本公开至少一实施例提供的阵列基板中，所述第一电源总线、所述第二电源总线和所述多连接部限定出阵列排布的多个第一开口，所述多个选择开关在所述衬底基板上的正投影分别位于所述多个第一开口在所述衬底基板上的正投影中。例如，本公开至少一实施例提供的阵列基板中，所述第一电源总线、所述第二电源总线与所述驱动源极和所述驱动漏极位于同一层。例如，本公开至少一实施例提供的阵列基板中，所述选择开关包括：位于所述衬底基板上的第一有源层；位于所述第一有源层远离所述衬底基板一侧的第一栅极和第二栅极，所述第一栅极和第二栅极位于同一层且不交叠；位于所述第一栅极和所述第二栅极远离所述衬底基板一侧的第一源极、第一漏极和第二漏极，所述第一源极、第一漏极和第二漏极位于同一层且不交叠，所述第一源极位于所述第一漏极和所述第二漏极之间；所述第一源极与所述多条数据信号输入线中的一条数据信号输入线电连接，所述第一漏极、所述第二漏极分别与所述多条数据线引线中的一条数据线引线电连接。例如，本公开至少一实施例提供的阵列基板中，所述第一栅极和第二栅极与所述驱动栅极位于同一层，所述第一源极、第一漏极和第二漏极与所述驱动源极和所述驱动漏极位于同一层。例如，本公开至少一实施例提供的阵列基板中，所述多条数据信号输入线包括第一数据信号输入线和第二数据信号输入线，所述第一数据信号输入线和所述第二数据信号输入线交替排布，且所述第一数据信号输入线和所述第二数据信号输入线位于不同层。例如，本公开至少一实施例提供的阵列基板中，所述多条数据线引线与所述驱动栅极位于同一层。例如，本公开至少一实施例提供的阵列基板中，所述阵列基板具有弧形边缘，所述第二连接部位于靠近所述弧形边缘的周边区域。例如，本公开至少一实施例提供的阵列基板中，所述阵列本文档来自技高网...

【技术保护点】
一种阵列基板，包括：/n衬底基板，所述衬底基板包括显示区和至少位于所述显示区一侧的周边区；/n多个子像素，位于所述显示区；/n多条数据线，位于所述显示区，被配置为为所述多个子像素提供数据信号；/n多条第一电源线，位于所述显示区，被配置为为所述多个子像素提供电源信号；/n多条数据线引线，位于所述周边区且分别与所述多条数据线电连接；/n多个选择开关，位于所述周边区且间隔排列，所述多个选择开关位于所述多条数据线引线的远离所述显示区的一侧，所述多个选择开关中的至少一个电连接所述多条数据线引线中的至少两条数据线引线；/n多条数据信号输入线，位于所述周边区且位于所述多个选择开关的远离所述显示区的一侧，所述多个选择开关中的至少一个电连接所述多条数据信号输入线中的一条；/n第一电源总线，位于所述周边区，且位于所述多个选择开关的远离所述显示区的一侧；/n多个连接部，分别电连接所述第一电源总线和所述多条第一电源线，所述多个连接部沿着所述多个选择开关之间的区域延伸，所述多个连接部包括多个第一连接部和位于所述多个第一连接部两侧的多个第二连接部。/n

【技术特征摘要】
【国外来华专利技术】一种阵列基板，包括：
衬底基板，所述衬底基板包括显示区和至少位于所述显示区一侧的周边区；
多个子像素，位于所述显示区；
多条数据线，位于所述显示区，被配置为为所述多个子像素提供数据信号；
多条第一电源线，位于所述显示区，被配置为为所述多个子像素提供电源信号；
多条数据线引线，位于所述周边区且分别与所述多条数据线电连接；
多个选择开关，位于所述周边区且间隔排列，所述多个选择开关位于所述多条数据线引线的远离所述显示区的一侧，所述多个选择开关中的至少一个电连接所述多条数据线引线中的至少两条数据线引线；
多条数据信号输入线，位于所述周边区且位于所述多个选择开关的远离所述显示区的一侧，所述多个选择开关中的至少一个电连接所述多条数据信号输入线中的一条；
第一电源总线，位于所述周边区，且位于所述多个选择开关的远离所述显示区的一侧；
多个连接部，分别电连接所述第一电源总线和所述多条第一电源线，所述多个连接部沿着所述多个选择开关之间的区域延伸，所述多个连接部包括多个第一连接部和位于所述多个第一连接部两侧的多个第二连接部。


根据权利要求1所述的阵列基板，其中，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述第一连接部的宽度大于所述第二连接部的宽度。


根据权利要求1或2所述的阵列基板，其中，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述多个选择开关和所述多个连接部间隔排布，相邻的两个选择开关之间具有一个连接部，相邻的两个连接部之间具有一个选择开关。


根据权利要求3所述的阵列基板，其中，以相邻的一个选择开关和一个连接部作为一个布置周期，一个所述第一连接部和相邻的一个选择开关形成的第一布置周期宽度大于一个所述第二连接部和相邻的一个选择开关形成的第二布置周期宽度。


根据权利要求1-4任一所述的阵列基板，其中，所述多个选择开关包括多个第一选择开关和位于所述多个第一选择开关两侧的多个第二选择开关，
在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述第一选择开关的宽度小于所述第二选择开关的宽度。


根据权利要求1-5任一所述的阵列基板，其中，所述第二连接部包括设置在不同层的至少两个子连接部。


根据权利要求1-6任一所述的阵列基板，其中，
所述多个子像素中的至少一个包含驱动薄膜晶体管和存储电容；
所述驱动薄膜晶体管包含位于所述衬底基板上的驱动有源层，位于所述驱动有源层远离所述衬底基板一侧的驱动栅极，位于所述驱动栅极远离所述衬底基板一侧的栅绝缘层，位于所述栅绝缘层远离所述衬底基板一侧的层间介质层，以及位于所述层间介质层远离所述衬底基板一侧的驱动源极和驱动漏极；
所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极与所述驱动栅极位于同一层，所述第二电容电极位于所述栅绝缘层和所述层间介质层之间。


根据权利要求7所述的阵列基板，其中，所述第二连接部包括设置在不同层的第一子连接部和第二子连接部，
所述第一子连接部与所述驱动栅极位于同一层，所述第二子连接部与所述第二电容电极位于同一层。


根据权利要求8所述的阵列基板，其中，所述多个第一连接部与所述驱动栅极位于同一层。


根据权利要求9所述的阵列基板，其中，在与所述多个连接部相邻的所述显示区的边缘的延伸方向上，所述第一子连接部和所述第二子连接部的宽度相同，为第一宽度，...

【专利技术属性】
技术研发人员：杨慧娟，刘庭良，李根，周洋，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11