写入页面群组的数据到闪存模块的装置及方法制造方法及图纸

本发明专利技术涉及一种写入页面群组的数据到闪存模块的方法及装置，其中该写入页面群组的数据到闪存模块的方法包含：主机接口控制器通过总线架构存储多个页面的用户数据到随机存取存储器，同时通过接口输出页面的用户数据至引擎，使得引擎依据页面的用户数据计算页面群组的奇偶校验码，直接存储存取控制器从引擎获取页面群组的奇偶校验码，并且通过总线架构存储页面群组的奇偶校验码到随机存取存储器，闪存接口控制器通过总线架构从随机存取存储器获取页面的用户数据和页面群组的奇偶校验码，并且写入页面的用户数据和页面群组的奇偶校验码至闪存模块。由此，减少产生页面群组的奇偶校验码时所需的时间和运算资源。

【技术实现步骤摘要】
写入页面群组的数据到闪存模块的装置及方法
本专利技术涉及存储装置，尤指一种写入页面群组的数据到闪存模块的装置及方法。
技术介绍
闪存通常分为NOR闪存与NAND闪存。NOR闪存为随机存取装置，中央处理器(Host)可于地址引脚上提供任何存取NOR闪存的地址，并及时地从NOR闪存的数据引脚上获得存储于该地址上的数据。相反地，NAND闪存并非随机存取，而是串行存取。NAND闪存无法像NOR闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的字节(Bytes)的值到NAND闪存中，用于定义请求命令(Command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操作的最小数据块)。闪存控制器通常使用纠错码(ErrorCorrectingCode，ECC)来修复用户数据于通过信道或存储时发生的错误。在数据写入时，闪存控制器编码用户数据来产生纠错码的冗余信息。这些冗余信息让闪存控制器在数据读取时，可以修正发生在用户数据中任意位置的有限数目的错误比特，而不需要重读。为了防止读取页面的用户数据含有超过纠错码所能够修正回来的错误比特而发生的重大错误，闪存控制器可让默认数目的页面形成一个页面群组(PageGroup)，并且依据页面群组的用户数据产生页面群组的奇偶校验码。然而，由于页面群组的奇偶校验码的计算是一种跨页面的数据计算操作，需要耗费大量的时间和运算资源。因此，本专利技术提出一种写入页面群组的数据到闪存模块的装置及方法，用于减少产生页面群组的奇偶校验码时所需的时间和运算资源。
技术实现思路
有鉴于此，如何减轻或消除上述相关领域的缺陷，实为有待解决的问题。本专利技术涉及一种写入页面群组的数据到闪存模块的方法，由闪存控制器执行，包含：主机接口控制器从主机端取得页面群组的用户数据，其中，页面群组包含多个页面；主机接口控制器通过总线架构存储页面的用户数据到随机存取存储器，同时通过接口输出页面的用户数据至引擎，使得引擎依据页面的用户数据计算页面群组的奇偶校验码；直接存储存取控制器从引擎获取页面群组的奇偶校验码，并且通过总线架构存储页面群组的奇偶校验码到随机存取存储器；以及闪存接口控制器通过总线架构从随机存取存储器获取页面的用户数据和页面群组的奇偶校验码，并且写入页面的用户数据和页面群组的奇偶校验码至闪存模块。本专利技术还涉及一种写入页面群组的数据到闪存模块的装置，包含：总线架构；引擎；和主机接口控制器。主机接口控制器包含第一接口，耦接总线架构；第二接口，耦接主机端；第三接口，耦接引擎；以及控制器。控制器驱动第二接口从主机端取得页面群组的用户数据，页面群组包含多个页面；驱动第一接口以通过总线架构存储页面的用户数据到随机存取存储器，同时驱动第三接口输出页面的用户数据至引擎，使得引擎依据页面的用户数据计算页面群组的奇偶校验码。上述实施例的优点之一，通过如上所述的使用主机接口控制器直接输出页面的用户数据到引擎以进行奇偶校验码的计算，可节省引擎通过总线架构从随机存取存储器读取页面的用户数据的时间。本专利技术的其他优点将配合以下的说明和附图进行更详细的解说。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。图1显示页面、奇偶校验码页面及其纠错码的逻辑数据组织示意图。图2为一些实施方式的电子装置的系统架构图。图3为基于图2的系统架构下的页面群组的用户数据及其奇偶校验码的产生及写入的示意图。图4为基于图3所示的执行步骤的操作顺序图。图5为依据本专利技术实施例的电子装置的系统架构图。图6为依据本专利技术实施例的闪存控制器中组件的接口连接示意图。图7为依据本专利技术实施例的从主机接口控制器传输多个页面的用户数据到独立磁盘冗余数组纠错码引擎的时序图。图8为依据本专利技术实施例的从独立磁盘冗余数组纠错码引擎传输页面群组的奇偶校验码到直接存储控制器的时序图。图9为基于图5的系统架构下的页面群组的用户数据及其奇偶校验码的产生及写入的示意图。其中，附图中符号的简单说明如下：10、50：电子装置；110：主机端；130：闪存控制器；131：主机接口控制器；132：总线架构；134：处理单元；135：直接存储存取控制器；136：随机存取存储器；137：独立磁盘冗余数组纠错码引擎；139：闪存接口控制器；150：闪存模块；530：闪存控制器；531：主机接口控制器；535：直接存储器存取控制器；537：独立磁盘冗余数组纠错码引擎；610、650、673、677：接口。具体实施方式以下将配合相关附图来说明本专利技术的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。必须了解的是，使用于本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、组件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、组件、组件，或以上的任意组合。本专利技术中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的组件，并非用来表示之间具有优先权顺序，先行关系，或者是一个组件先于另一个组件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的组件。必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。用于描述组件之间关系的其他词语也可以类似方式解读，例如“介于”相对于“直接介于”，或者“邻接”相对于“直接邻接”等等。为了达到数据的容错性，闪存控制器可依据每页的用户数据产生纠错码(ErrorCorrectingCode，ECC)，并将用户数据连同纠错码一起写入闪存模块，使得将来能够修正从闪存模块读出的含有错误比特的用户数据。纠错码可以是低密度奇偶较验码(Low-DensityParityCheckCode，LDPC)、BCH码(Bose–Chaudhuri–HocquenghemCode)或其他种类的编码。以每1K字节的用户数据为例，BCH码可提供最多72个错误比特的修正能力，而LDPC可提供最多128个错误比特的修正能力。然而，读取页面的用户数据可能含有超过纠错码所能够修正回来的错误比特。因此，闪存控制器可让默认数目的页面形成一个页面群组(PageGroup)，并且依据页面群组的用户数据产生奇偶校验码页面(ParityPage)。参考图1所示示例的数据组织，七个页面P#0至P#6形成一个页面群组，每个页面包含4096比特的用户数据，并据以产生相应的ECC。例如，第0页面P#0的纠错码为ECC#0，第1页面P#1的纠错码为ECC#1，依此类推。在这里需注意的是，图1所示的示例是一种逻辑观点，并不代表一个页面群组的用户数据及其纠错码、奇偶校验码页面及其纠错码本文档来自技高网...

【技术保护点】
1.一种写入页面群组的数据到闪存模块的方法，由闪存控制器执行，其特征在于，所述写入页面群组的数据到闪存模块的方法包含：/n主机接口控制器从主机端取得页面群组的用户数据，其中，所述页面群组包含多个页面；/n所述主机接口控制器通过总线架构存储所述页面的所述用户数据到随机存取存储器，同时通过接口输出所述页面的所述用户数据至引擎，使得所述引擎依据所述页面的所述用户数据计算所述页面群组的奇偶校验码；/n直接存储存取控制器从所述引擎获取所述页面群组的所述奇偶校验码，并且通过所述总线架构存储所述页面群组的所述奇偶校验码到所述随机存取存储器；以及/n闪存接口控制器通过所述总线架构从所述随机存取存储器获取所述页面的所述用户数据和所述页面群组的所述奇偶校验码，并且写入所述页面的所述用户数据和所述页面群组的所述奇偶校验码至闪存模块。/n

【技术特征摘要】
20191216 US 62/948,5161.一种写入页面群组的数据到闪存模块的方法，由闪存控制器执行，其特征在于，所述写入页面群组的数据到闪存模块的方法包含：
主机接口控制器从主机端取得页面群组的用户数据，其中，所述页面群组包含多个页面；
所述主机接口控制器通过总线架构存储所述页面的所述用户数据到随机存取存储器，同时通过接口输出所述页面的所述用户数据至引擎，使得所述引擎依据所述页面的所述用户数据计算所述页面群组的奇偶校验码；
直接存储存取控制器从所述引擎获取所述页面群组的所述奇偶校验码，并且通过所述总线架构存储所述页面群组的所述奇偶校验码到所述随机存取存储器；以及
闪存接口控制器通过所述总线架构从所述随机存取存储器获取所述页面的所述用户数据和所述页面群组的所述奇偶校验码，并且写入所述页面的所述用户数据和所述页面群组的所述奇偶校验码至闪存模块。


2.如权利要求1所述的写入页面群组的数据到闪存模块的方法，其特征在于，所述主机接口控制器不通过所述总线架构输出所述页面的所述用户数据至所述引擎。


3.如权利要求1所述的写入页面群组的数据到闪存模块的方法，其特征在于，还包含：
所述主机接口控制器通过所述接口输出所述页面群组的所述用户数据至所述引擎完成后，通过所述接口传送结束确认信号给所述直接存储存取控制器，用于通知所述直接存储存取控制器开始从所述引擎获取所述页面群组的所述奇偶校验码。


4.如权利要求1所述的写入页面群组的数据到闪存模块的方法，其特征在于，还包含：
所述闪存接口控制器依据每个所述页面的所述用户数据产生第一纠错码，依据所述页面群组的所述奇偶校验码产生第二纠错码，以及写入所述第一纠错码和所述第二纠错码至所述闪存模块。


5.一种写入页面群组的数据到闪存模块的装置，其特征在于，包含：
总线架构；
引擎；以及
主机接口控制器，包含：
第一接口，耦接所述总线架构；
第二接口，耦接主机端；
第三...

【专利技术属性】
技术研发人员：李安邦，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71