数字电脑中的控制方法技术

在处理每一项资料的开始与结束期间，一个指南单元（ｄｉｒｅｃｔｏｒｙｕｎｉｔ）的结构可储存与数笔高速缓存（ｃａｃｈｅ）资料交换有关的位址及控制资料，此指南单元有能力把依序处理的相关重要资料与存于其内的相对应资料作一比较，以决定程序上是否有冲突存在．如果有冲突，则产生一些控制讯号去消除这项冲突，此外，存在指南单元内的位址及控制资料可被取用来把ＣＰＵ的全部工作资料存入高速缓存的适当位置内．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术与数字电脑系统有关，严极的说，是论及这类电脑系统CPU内部的控制元件的。电脑系统改进的目标之一是增加系统处理资料的量。为求如此，在需要较高速的工作情形时，以储存资料为目的的操作已使用了高速缓冲存储器，也就是说，由主存取出并经CPU计算，修改后的资料只存在高速缓存(cache)内，变动后的资料除了在特殊情形下，基本上不送回主存。从在审理中的申请案件内也可注意到，电脑系统可有2个以上的CPU在操作时共同使用一个主存，在这样一个系统里，最新的资料项可能只存在某一CPU的高速缓存中，并且在先有技术中已可让某一个CPU内的高速缓存内的资料，在系统另一CPU的要求下直接存取。但在增强电脑系统处理资料量的要求下，系统必须以流水线(pipe line)的方式来工作，也就是说，在电脑工作周期的各时间段(cycle time slots)内，可将一系列指令顺序送往系统输入端，而不必等前一个指令完成。因此，在有5个时间段的流水线结构中，可同时允许5个不同的指令在连续的不同阶段下完成工作。在前述一同待审的申请案中说明的系统，每当资料移入高速缓存或由其内移出时，是以一整个信息组(block)的方式传送，在所举的具体作法中，每一信息组是由8个字(word)的资料组成，然而CPU是以单元组工作甚或被定址到的字小至一个位组(byte)，整个信息组含被定址的字均被送入CPU内的高速缓存储存。资料由CPU移入高速缓存比从由主存移入可减少相当的时间，此法需能控制资料的流量(flow)以确保变动后的资料可以正确的与主存取出的信息组的其馀资料合并。基本上，本专利技术的目的在提供一改进的电脑系统以增强其资料的处理量。本专利技术的另一个目的在提供一改良的电脑系统，说明在一流水线式电脑结构下如何管理资料流量的方法。本专利技术的进一个目的在所示的电脑系统中提供一控制高速缓存交换资料的方法，此法可让流水线式电脑系统内的数个处理器取同样的资料。在完成全部的目的时，依据本专利技术已可提供一指南单元，在处理每一项资料的开始与结束期间，可储存与数笔高速缓存资料交换有关的位址及控制资料，此指南单元有能力把依序处理的相关重要资料和存于其内的相对应资料作一比较，以决定程序上是否有冲突存在，如果有冲突，则产生一些控制讯号去消除这项冲突，此外，存在指南单元内的位址及控制资料可被取用来把CPU的全部工作资料存入高速缓存的适当位置内。附图简述在阅读时从以下的详细说明及所附的图可以更了解本专利技术，附图中包括图1是内含本专利技术具体作法这种类型电脑系统的方块图。图2是适用于图1所示电脑系统中这类型CPU的方块图。图3是图2所示结构中端口(port)单元的方块图。图4是使本专利技术具体化的存储指南，其方块说明图。图5和图6的方块图详细描述了图4所示的存储指南的某些功能。专利技术详述现更仔细的参考这些附图，在图1所示电脑系统内具有一个处理器(CPU)2和第2个CPU4，还有一个中央接口单元(central interface unit)(CIU)6和第2个中央接口单元(CIU)8，第1个CPU2有办法与第1个CIU6和第2个CIU8交换资料，第2个CPU4可与第1个CIU6和第2个CIU8交换资料。同样的，一个以上的输入/输出单元(Input/output units)(I/OU)分别可供使用，这些单元基本上在系统的CIU6和8及I/O周边单元之间是以多工操作(Multi plexed)方式连接。第1个主存单元14与第1个CIU6相连接，同样的，第2个主存单元16与第2个CIU8相连接，在这样一个系统中，中央处理器2和4与往常一样执行资料的计算及处理。资料被送往输入/输出单元10或自其处接收资料，中央接口单元6和8具有的功能之一可在中央处理器和输入/输出单元及其所属主存间管理资讯的通信量(traffic)。主存单元14和16提供一储存的位置以存放原始资料及已被CPU处理过的资料，在此后所说明的系统里，会见到每一个中央接口单元6和8可与两个中央处理器2和4之一交换资料，这两个中央接口单元均与输入/输出单元10和12交换资料。此外，在本专利技术所举之具体作法中，这两个CIU之一有能力与系统另一半所属的主存交换资料，因此，可以了解在所示的这两半个系统间有能力作资料的相互交换。因为有相互交换料的能力，系统的一些单元有必要彼此完全同步，为求如此，控制中心18可供使用，实际上，控制中心18相当一个更深一层的CPU，此CPU的功能在设定系统的基本控制动作，包括工作单元间的同步。图1所示的结构说明了本系的工作环境。图2显示出CPU内的主要单元或分系统，诸如图1所示的CPU2和另一个有相同结构的CPU4，CPU2一样也具有高速缓存，在所举的具体作法中如图2所示，高速缓存分成两个部份或单元加以说明。一个部份是指令缓存20，此后其标示为I-cache，高速缓存的另一部份被视为运算(operand)缓存22此后标示为O-cache，在前述Shelly和Tlubisky先生共同申请的待审案中有更详尽的说明，一个具有流水线结构(CUPS)的中央单元(central unit)24控制了整个处理器2的动作，指令拾取(fetch)器26可提供或传送指令字的位址到指令缓存20或运算缓存22，在指令缓存由指令拾取器26处收到存放指令的位址后，相反应是把此双字(Double word)的指令由高速缓存20或22送往指令拾取器26。指令拾取器26依序把一系列的指令存入或收集到指令堆栈(stack)中，此堆栈为指令拾取器26中的一部分。具流水栈结构(CUPS)的中央单元24依程式的顺序由指令拾取器26的指令堆栈中取得指令。此CUPS单元24具有5段的流水线结构，此结构在前述共同申请的待审案以及Wilhite和Shelly先生一同申请的待审案，S/N 434，196中有更详尽的说明，CUPS处理由指令拾取器26得到的指令，并执运算码的解码和运算位址的组合。此后，会更详细的说明，如果所需的资料存在高速缓存中，这样的资料将透过分配器(distributor)28，由其取出后送往几个执行(execution)单元中较适当的一个去执行。此处所举例的具体电脑系统中，在数个执行单元中的第1个为一中央执行单元(central excution)30，此单元的结构特别适合执行电脑的基本运算，例如简单的传送(Moves)、加、减等，此中央执行单元(CEU)30的进一步特性是它可以在拟一接收(AS-received)的基础上执行运算，第2个执行元件被标示为一虚拟及安管理器(Virtual and security manager)(VMSM)32，此单元执行与虚拟存储(virtual memory)，资料安全性有关的指令和执行特别与作业系统安全有关的特殊指令。第3个执行单元被标示为二进制算术运算器(BINAU)34，此单元的结构特别倾向于执行诸如乘、除和浮点运算指令的二进制算术指令，第4个执行元件，在本说明的作法中被标示为一数字/文字执行单元(DECCU)36，此单元特别适合执行与数字运算，文一数字及位字串有关的指令。执行单元32，34，36中的每一个均具有一个输入堆本文档来自技高网...

【技术保护点】
在有中央处理器（ｃｅｎｔｒａｌ—ｐｒｏｃｅｓｓｏｒ—ｕｎｉｔ）和主存的电脑系统中，前述的中央处理器内部拥有一个以储存为基本工作的高速缓存，同时，在这样一个系统中，前述的中央处理器是以流水线（ｐｉｐｅｌｉｎｅ）的格式和一些控制资料流程的控制方法工作，以避免在流水线的设计中发生指令相冲突的结果，所说方法的特征为：记忆体储存资料的方法，记忆体阵列中有多个可定址的位置，在前述阵列被设定位址的位置可储存资料，这些资料是和现存于前述流水线结构中的各个指令有关的位址及功能旗号，比较位址 资料的方法，和每一个新指令有关的位址资料系存在于前述阵列中，此法可检知在前几个依旧执行中的指令与前述新指令使用相同资料的情形，在位址一致的状况下，会产生一个“同”（ＨＩＴ）讯号，判断功能旗号资料的方法，此资料对应到前述阵列中发生相同状况的位址，以决定执行前述的新指令是否会造成冲突，前述的判断方法尚包括一产生“中断”（ＢＲＥＡＫ）讯号的方法，使得在发生冲突时，能对前述的电脑系统提供指示。

【技术特征摘要】
1.在有中央处理器(central processor unit)和主存的电脑系统中，前述的中央处理器内部拥有一个以储存为基本工作的高速缓存，同时，在这样一个系统中，前述的中央处理器是以流水线(pipeline)的格式和一些控制资料流程的控制方法工作，以避免在流水线的设计中发生指令相冲突的结果，所说方法的特征为记忆体储存资料的方法，记忆体阵列中有多个可定址的位置，在前述阵列被设定位址的位置中可储存资料，这些资料是和现存于前述流水线结构中的各个指令有关的位址及功能旗号，比较位址资料的方法，和每一个新指令有关的位址资料系存在于前述阵列中，此法可检知在前几个依旧执行中的指令与前述新指令使用相同资料的情形，在位址一致的状况下，会产生一个“同”(HIT)讯号，判断功能旗号资料的方法，此资料对应到前述阵列中发生相同状况的位址，以决定执行前述的新指令是否会造成冲突，前述的判断方法尚包括一产生“中断”(BREAK)讯号的方法，使得在发生冲突时，能对前述的电脑系统提供指示。2.在权利要求1中所述的电脑系统的控制方法中，所说记忆体阵列具有16个可设定位址的位置可供应高达16项的记忆。3.在权利要求1所述的电脑系统的控制方法中，所说记忆体阵列有可设定位址的位置，其设定的位址和所选定的资料有关，此资料为存于记忆体中前述位址资料中的一项。4.在权利要求1所述的电脑系统的控制方法中，有一个可接收前述位址资料的方法，此位址资料和前述的新指令有关，均来自中央处理器或前述的主存系统。5.在权利要求4所述的电脑系统的控制方法中，前述的阵列具有数层，每层可有多组记录。6.在权利要求5所述的电脑系统的控制方法中，前述的阵列有4层，每层可有4组记录，前述的各层和前述的各组均可独立的定址。7.在权利要求6所述的电脑系统的控制方法中，前述的比较方法内有一输出选择器法，此法中的选择器分别与前述各层相结合，以完成一项受控制的选择，选取与各组记录有关的位址资料。8.在权利要求7所述的电脑系统的控制方法中，前述的比较法还有一比较的方法，此法中的比较器被连接的方式使其可以比较由前述阵列中选出之输出位址资料和由前述新指令来的位址资料。9.在权利要求8所述的电脑系统的控制方法中，与前述各层有关的输出选择器方法内，有数组选择器，前述数组选择器的每一个元件均被分别接到不同的定址来源，依其送来的定址讯号令选择器工作。10.在权利要求9所述的电脑系统的控制方法中，在前述的中央处理器里还有一指令拾取器，而在前述的数个...

【专利技术属性】
技术研发人员：麦卡蒂，埃金顿，
申请(专利权)人：霍尼韦尔资料系统有限公司，
类型：发明
国别省市：US[美国]