数据传输系统技术方案

本发明专利技术提供了一种数据传输系统，该系统包括：至少有一个存储位置的第一存储装置，至少有一个有存储位置的第二存储装置，有Ｎ个输入端和Ｎ个输出端的选择装置．用来选择从第ｎ个输入端来的数据是否能通过第ｎ个输出端和第（Ｎ－ｎ＋１）个输出端提供给第二存储装置．从而，在数据传输时，可以改变字节中各位的传递顺序，能够更有效地传输数据，特别是传输图像或类似的数据．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术涉及一种用于信息处理(IP)系统中的数据传输系统。在传输数据中，在信息处理系统之间或在信息处理系统和另一部件之间，用一通讯线或类似的东西，把一个字节宽度的数据按照一个字节中的位增高顺序以串联的方法传递，该传递从最低有效位(LSB)开始。在通讯业中，这就是所谓的“ISO 1177”国际标准。在传真或其它类似的通讯中，图像的据按点(像素)的扫描顺序传输。图4A显示了用这种方式传输的图像数据如何被存入信息处理系统的一个主存储器中。在由一地址A指定的存储器存储位置上，相应于扫描顺序记录的从第一点到第八点，数据的d1到d8位按照从最低有效位(LSB)到最高有效位(MSB)的顺序存储起来，并且在由地址(A+1)指定的位置上与第九点到第十六点相应的同样数据从d9到d16被按照从最低有效位到最高有效位的顺序存储起来。与随后的点相应的数据位按类似的方法被存放起来。另外，在传统的数据传输系统中，例如，32位(b31，b30，……，b1，b0)数字数据，它的数据位b31，b30，……，b0的权为231，230，……，21和20，数据从最左边的字节起(b31，b30，……，b25，b24)一个字节挨一个字节地存放在图4B所示的主存储器中的相邻地址A，(A+1)，(A+2)，和(A+3)中。当用这种方式存放的数字数据被传送到四字节宽度的数据寄存器中时，数据的每个字节按照地址增加的顺序从存储器中读出，然后，按次序如图4C从寄存器字节位置的最左边起存入寄存器。而且，在传统的系统中，来自传送源(如，主存储器或数据寄存器)的每个字节，不能够根据由软件修改的位的顺序，一个字节挨一个字节地传送到传输目标中。因此，如果如图4A所示存放在主存储器中的图像数据被传送到，例如，一个四字节宽度的寄存器中，最后它们会被存储的如图4D那样。像图那样很明显，在各字节之间的边界上，点不是连续的。由于这个原因，在图像处理中，如果在寄存器中图像数据进行移位，点的序列就会变得如图4E所示在一个字节内不连续了。有一公知的方法来解决这个问题，即预先准备一个码转换表，在数据传送到数据寄存器或其它类似部件中之前，用一个码转换指令改变在一个字节内的位的顺序。可是，这种方法有一个缺点，即在每一次一字节被传送时都必须访问码转换表，从而导致了低效率的传输。因此，本专利技术的一个目的是提供一种数据传输系统，不具有上述先有技术系统中的缺点。根据本专利技术的一个方面，所提供的一数据传输系统包括至少有一个存储位置的第一存储装置，至少有一个存储位置的第二存储装置;和一具有N(不小于2的整数)个输入端(从上述第一存输装置提供给该N个输入端N-位数据)和N个输出端的选择装置，用于响应选择信号来选择从第n(＝1-N)个输入端提供的每个N位数据是否通过第n个输出端或第(N-n+1)个输出端被传送到第二存储装置中。根据本专利技术的另一方面，所提供的数据传输系统包括至少有一个存储位置的存储装置;和一具有N(不小于2的整数)个输入端(从上述存储装置提供给该N个输入端N-位数据)和N个输出端的选择装置，用于响应一选择信号来选择从第n(＝-N)个输入端提供的N位数据的每一个是否通过第n个输出端或第(N-n+1)个输出端被送到上述存储装置中。本专利技术的其它目的，特征和优点当在下面结合附图进行详细地说明时会显得更清楚。其中，图1是本专利技术的较佳实施例的方块图。图2是图1中实施例所用的控制电路的方块图。图3示出了图1的实施例所用的多路转换器电路的结构。图4A到4E显示了先有技术的缺点;和图5A到5C显示了本实施例中的数据传输。在附图中，同一参考数字表示同一结构的元件。参见图1，一个本专利技术的实施例包括一主存储器元件(MMu)2;一个包括许多个寄存器的数据寄存器文件3;一控电路4;一算术逻辑部件(ALU)5;一指令寄存器6;一输入寄存器7;一输出寄存器8;多路转换器电路9和10;一与主存储器元件2，输入寄存器7，输出寄存器8和指令寄存器6相连接的总线1;一或门38;和一与门39。现在参考图2，控制电路4由一可编程的逻辑阵列(PLA)401，一定序器402，一存储微程序的控制存储电路403，一微指令寄存器404，一指令计数器405，和一触发器406。下面将对该电路4的工作进行说明。存放在寄存器6中的一机器指令的指令码字段6a被送给PLA401，它保持与每个机器指令相应的每个微程序的起始地址和通过定序器402向电路403提供一相应的起始地址信息来响应指令码字段6a的接收。该电路403向寄存器404提供存在与起始地址信息相应位置上的微指令。存在寄存器404中的微指令所有位分别送给位号线31和34和36，及信号线组40和总线1来控制每一个控制点。微指令的某些位被反馈给定序器402，该定序器402根据这些位，及以前的地址信息和信号线407送来的条件码计算出下一微指令的地址信息，并且将该信息提供给电路403。此后，直到这微程序结束，定序器402逐次地产生地址信息。作为对寄存器404的微指令(这些微指令包括指明程序结束的信息)的读出的响应，计数器405的内容被当作下一地址信息通过电路10，寄存器8的总线1提供给主存储器元件2，来把下一机器指令从主存储器元件2中送到寄存器6。上述定时器可以从如AMD公司买到，商业名称为AMD2911。多路转换器电路9和10具有同样的结构，它的电路图示于图3。参考图3，每个多路转换器电路包括8个多路转换器41到48，每个多路转换器有四个输入端A到D和两个选择信号端50和51;一个第一输入信号组，由8个信号线51到58组成;一个第二输入信号组60，由8个信号线61至68组成;一个第三输入信号组70，由8个信号线71至78组成;一个第一输出信号组80，由8个信号线81至88组成;和一个第二输出信号组90，由8个信号线91至98组成。在下面的说明中，两个多路转换器电路的构成元件将通过给电路9的参考数后加a和给电路10的参考数后加b来以示区别。信号线组50a，60a和70a分别被连接到寄存器7，电路4和算术逻辑单元ALU5上，信号线组80a被连接至寄存器元件3上。同时，信号线组50b和60b被分别接至寄存器元件3和电路4，信号线组80b和90b被分别接至到寄存器8和算术逻辑单元ALU5上。线61至68分别接到多路转换器41至48的C端，线71至78分别接到多路转换器41至48的D端。线51连接到多路转换器41的B端和多路转换器48的A端;线52接到多路转换器42的B端和多路转换器47的A端;线53接到多路转换器43的B端和多路转换器45的A端;线54接到多路转换器44的B端和多路转换器45的A端;线55接到多路转换器45的B端和多路转换器44的A端;线56接到多路转换器46的B端和多路转换器43的A端;线58接到多路转换器47的B端和多路转换器41的A端;线58接到多路转换器48的B端和多路转换器41的A端。表1示出了提供给每个多路转换器的S0和S1端的信号(逻辑“1”或“0”)和由它的选中的输入端的关系。表1 这样的多路转换器电路可以从例如Signetics公司获得，其商业名称为Multiplexers54/74153。下面将说明一下本专利技术实施例中所用的特定指令。置反序指令(SRO)。当该指令被置入本文档来自技高网...

【技术保护点】
一种数据传输系统其特征在于由下列部件组成：至少有一个存储位置的第一存储装置；至少有一个存储位置的第二存储装置；有Ｎ（一不小于２的整数）个输入端（从上述第一存储装置向该Ｎ个输入端提供Ｎ位数据）和Ｎ个输出端的选择装置，用来响应一选择信号来选择从第ｎ（＝１至Ｎ）个输入端提供的每个Ｎ位数据是否通过第ｎ个输出端和第（Ｎ－ｎ＋１）个输出端传送到上述第二存储装置。

【技术特征摘要】
1.一种数据传输系统其特征在于由下列部件组成至少有一个存储位置的第一存储装置；至少有一个存储位置的第二存储装置；有N(一不小于2的整数)个输入端(从上述第一存储装置向该N个输入端提供N位数据)和N个输出端的选择装置，用来响应一选择信号来选择从第n(=1至N)个输入端提供的每个N位数据是否通过第n个输出端和第(N-n+1)个输出端传送到上述第二存储装置。2.根据权利要求1的数据传输系统，还包括提供地址装置，用来提供一个指定在第一存储装置中的存储位置的地址信息。3.根据权利要求1的数据传...

【专利技术属性】
技术研发人员：滨口芳夫，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]