一种控制器模块制造技术

本实用新型专利技术公开了一种控制器模块，涉及分布式控制系统领域，包括组态计算模块、I/O通讯模块、以太网通讯接口模块；所述组态计算模块包括处理器，所述I/O通讯模块包括微处理器、FPGA、通讯接口电路，所述通讯接口电路包含若干相互独立的I/O链路；所述处理器与所述微处理器通过串行总线连接，所述微处理器与所述FPGA通过数据总线连接，所述I/O链路连接所述FPGA和I/O端口；所述以太网通讯接口模块被配置为连通所述处理器与以太网。通过本实用新型专利技术的实施，能够实现控制器模块的组态数据计算和与多通道I/O链路通讯的并行运行，以及在跟踪状态下能读取主控控制器的数据，以及数据链路中的数据，满足工业现场的需求。

【技术实现步骤摘要】
一种控制器模块
本技术涉及分布式控制系统领域，尤其涉及一种控制器模块。
技术介绍
分布式控制系统(distributedcontrolsystems，简称DCS)已被广泛应用于电力、石油、化工、钢铁、造纸、水泥、脱硫、除尘、水处理等自动化控制领域中，DCS由过程控制级和过程监控级组成的以通信网络为纽带的多级计算机系统，综合了计算机(Computer)、通讯(Communication)、显示(CRT)和控制(Control)等4C技术，其基本思想是分散控制、集中操作、分级管理、配置灵活、组态方便。现有技术中，DCS系统中的控制器模块往往将运算部分和链路分配部分分离，即分成运算控制器模块和通讯模块两个模块，运算控制器模块只负责组态数据计算以及上层网络之间的数据通讯，上层网络包括控制器、工程师站、历史数据存储服务器等设备，通讯模块单独负责与底层输入输出模块(即I/O模块)通讯。当控制器模块既要负责数据计算又要负责通讯任务时，会出现当控制器数据计算负荷率较高的时候，会严重影响与I/O模块的通讯效率，现有技术中将控制器模块分成运算控制器模块和通讯模块两个模块可以避免上述问题，但是因为将控制器模块分成运算控制器模块和通讯模块两个模块会导致通讯延时增加、实时性降低的缺点。现有技术中，DCS系统还设置有控制冗余，即一个控制器主控、另一个控制器不控制I/O，只进行数据跟踪。但跟踪的控制器只跟踪主控控制器的数据，而不直接读取输入输出链路(I/O链路)上的数据，因此如果主控控制器发生内存混乱等情况也会对跟踪控制器的数据产生影响。在工业现场自动化控制领域中，需要DCS系统能够实现对多路相互独立的I/O链路进行并行实时处理，现有的DCS系统不能较好地实现上述功能。因此，本领域技术人员致力于开发一种控制器模块，能够实现控制器的组态数据计算和与多通道I/O链路通讯的并行运行，并且控制器的组态数据计算负荷率高低不会影响其与多通道I/O链路的通讯效率，以及冗余控制器在跟踪状态下既能读取主控控制器的数据，又可以读取数据链路中的数据，从而满足工业现场的需求。
技术实现思路
鉴于现有技术的上述缺陷，本技术所要解决的技术问题的如何提供一种用于DCS系统的控制器模块，能够实现控制器的组态数据计算和与多通道I/O链路通讯的并行运行，并且控制器的组态数据计算负荷率高低不会影响其与多通道I/O链路的通讯效率，以及冗余控制器在跟踪状态下既能读取主控控制器的数据，又可以读取数据链路中的数据，从而满足工业现场的需求。为实现上述目的，本技术提供了一种控制器模块，包括组态计算模块、I/O通讯模块、以太网通讯接口模块；所述组态计算模块包括处理器、flash存储器，所述I/O通讯模块包括微处理器(MicrocontrollerUnit；MCU)、FPGA(FieldProgrammableGateArray；现场可编程逻辑门阵列)、通讯接口电路，所述通讯接口电路包含若干相互独立的I/O链路；所述处理器与所述微处理器通过SPI(SerialPeripheralInterface；串行外设接口)串行总线连接，所述微处理器与所述FPGA通过数据总线连接，所述I/O链路一端连接所述FPGA，所述I/O链路另一端连接I/O端口；所述以太网通讯接口模块被配置为能够连通所述处理器与以太网。本技术的其中一个技术方案中，所述I/O链路被配置为能够将所述I/O端口输入的输入数据传送给所述FPGA，以及能够将所述FPGA下发的输出数据传送给所述I/O端口；所述FPGA被配置为能够采集各个所述I/O链路输入的所述输入数据，以及能够将所述微处理器下发的分数据分发到相应的所述I/O链路；所述微处理器被配置为能够将所述FPGA采集到的所述输入数据打包后上传给所述处理器，以及能够将所述处理器下发的数据包分解为所述分数据后传送给所述FPGA；所述处理器被配置为能够向下查询并获得数据、向下分发数据以及进行组态计算；所述以太网被配置为能够用于上层网络的数据通讯；所述上层网络的数据通讯包括控制器、工程师站、历史数据存储服务器等设备之间的数据通讯。进一步地，所述组态计算模块被配置为能够运行嵌入式实时操作系统，所述处理器被配置为ARM处理器Cortex-A7。本技术方案中，ARM处理器是指AdvancedRISCMachines处理器，RISC(ReducedInstructionSetComputer)是指精简指令集计算机。进一步地，所述flash存储器被配置为板载256MBNandFlash。本技术方案中，flash存储器属于内存器件的一种，是一种非易失性(Non-Volatile)内存；NandFlash存储器是flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案；256MB为NandFlash的内存大小。进一步地，所述FPGA被配置为采用XC6S系列芯片，所述FPGA被配置为采用Verilog编程语言。本技术方案中，XC6S系列芯片为Xilinx的芯片产品系列，Verilog是一种硬件描述语言。进一步地，所述微处理器被配置为采用stm32系列芯片。本技术方案中，stm32系列芯片是指ST的芯片产品系列。进一步地，所述I/O链路被配置为采用四线制RS485通讯接口。本技术方案中，RS485是一个定义平衡数字多点系统中的驱动器和接收器的电气特性的标准，该标准由电信行业协会和电子工业联盟定义；使用该标准的数字通信网络能在远距离条件下以及电子噪声大的环境下有效传输信号；RS485有两线制和四线制两种接线。进一步地，还包括指示灯模块，所述指示灯模块与所述微处理器连通。本技术的其中一个技术方案中，所述指示灯模块被配置为能够展示所述处理器的状态，所述处理器的所述状态包括所述处理器是否在主控、所述处理器是否死机、所述以太网通讯接口模块的通讯状态、所述I/O链路的通讯状态。进一步地，还包括电源模块。本技术的其中一个技术方案中，所述电源模块被配置为将24V电源转换为5V后给所述控制器模块供电。进一步地，还包括壳体，所述组态计算模块、所述I/O通讯模块、所述以太网通讯接口模块和所述电源模块集成在一张板卡上，所述板卡固定设置在所述壳体内。进一步地，还包括冗余控制模块，所述冗余控制模块包括冗余控制器，所述冗余控制器与所述微处理器通过SPI串行总线连接，所述冗余控制器与所述处理器通过所述以太网连通。本技术的其中一个技术方案中，所述冗余控制模块被配置为能够与所述微处理器通讯，只接收各个所述I/O链路的数据，且不向所述I/O链路分发数据，以及能够跟踪和记录所述处理器的数据。与现有技术相比，通过本技术的实施，至少具有以下有益的技术效果：1)、本技术提供的控制器模块，将数据计算和通讯部分集成在同一个控制器模块中的不同器件进行独立处理，能够实现控制器的组态数据计算和与多通道I/O链本文档来自技高网...

【技术保护点】
1.一种控制器模块，其特征在于，包括组态计算模块、I/O通讯模块、以太网通讯接口模块；所述组态计算模块包括处理器、flash存储器，所述I/O通讯模块包括微处理器、FPGA、通讯接口电路，所述通讯接口电路包含若干相互独立的I/O链路；所述处理器与所述微处理器通过SPI串行总线连接，所述微处理器与所述FPGA通过数据总线连接，所述I/O链路一端连接所述FPGA，所述I/O链路另一端连接I/O端口；所述以太网通讯接口模块被配置为能够连通所述处理器与以太网。/n

【技术特征摘要】
1.一种控制器模块，其特征在于，包括组态计算模块、I/O通讯模块、以太网通讯接口模块；所述组态计算模块包括处理器、flash存储器，所述I/O通讯模块包括微处理器、FPGA、通讯接口电路，所述通讯接口电路包含若干相互独立的I/O链路；所述处理器与所述微处理器通过SPI串行总线连接，所述微处理器与所述FPGA通过数据总线连接，所述I/O链路一端连接所述FPGA，所述I/O链路另一端连接I/O端口；所述以太网通讯接口模块被配置为能够连通所述处理器与以太网。


2.如权利要求1所述的控制器模块，其特征在于，所述组态计算模块被配置为能够运行嵌入式实时操作系统，所述处理器被配置为ARM处理器Cortex-A7。


3.如权利要求2所述的控制器模块，其特征在于，所述flash存储器被配置为板载256MBNandFlash。


4.如权利要求3所述的控制器模块，其特征在于，所述FPGA被配置为采用XC6S系列芯片，所述FPGA被配置为采用V...

【专利技术属性】
技术研发人员：傅晨晔，蒋杰，王维建，
申请(专利权)人：上海新华控制技术集团科技有限公司，
类型：新型
国别省市：上海;31