１２３６码组合数据信息输入方法及其装置制造方法及图纸

一种１２３６码组合数据信息输入方法及其装置，基于１、２、３和６数据中至多选取两个数据进行加法运算，以组合成９以下的各个正整数，田输入方法是填涂相应的表格式１２３６码组合数据输入信息卡，再由光电扫描阅读器读入。输入装置还包括信息光电扫描输入器，其特征是疫有将１２３６码编码的１２３６码编码器。本发明专利技术方法直观简便，快速准确；本发明专利技术装置组成简单，成本较低，适用于统计、记录等数据信息输入以及需要大量采集数据信息的领域或过程。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于将所要处理的数据转变成计算机能够处理形式的输入方法及其装置，尤其涉及一种1236码组合数据信息输入方法、输入信息卡和信息光电扫描输入器。传统的数据信息输入方法存在一些缺陷，特别是在人口普查等大量采集数据信息的过程中运用时这些缺陷更为突出。因键盘将大量的数据录入计算机，录入时间长，录入工作强度大，误差率较高，一般高于1%，采用纸带穿孔光电输入不直观，只能由受过专门训练的人在特殊部门使用，而十码和8421码等其它四码光电输入或因信息卡过长，或因数据需要多个数组合而难以推广。本专利技术的目的是针对上述不足提出一种1236码组合数据信息输入方法及其装置。本专利技术的输入方法是基于1236数据组合法则，该法则是在1、2、3和6数据中至多选取两个数据进行加法运算，以组合成9以下的各个正整数。1、2、3和6由其中一个数据输入，4由1和3相加输入，5由2和3相加输入，7由1和6相加输入，8由2和6相加输入，9由3和6相加输入，0为隐含输入。本专利技术的装置包括1236码组合数据输入信息卡和1236码组合数据信息光电扫描输入器。本专利技术的输入信息卡为表格式，行数为5，第一行为信息名称，第二行为数据1，第三行为数据2，第四行为数据3，第五行为数据6，列数至少为1，即至少有1个信息单元。填涂相应的1236码组合数据输入信息卡，再由光电扫描阅读器读入，即本专利技术的输入方法。本专利技术的信息光电扫描输入器类同其它信息光电扫描输入器，包括光电扫描阅读器1、4位二进制全加器3、数值比较器4、译码器5和数据选择器6，其特征是在光电扫描阅读器1与4位二进制全加器3之间设有将1236码编成二进制码的1236码编码器2。该编码器可以是负逻辑1236码优先编码器，可以是正逻辑1236码优先编码器，也可以是负逻辑1236码非优先编码器，还可以是正逻辑1236码非优先编码器。各类1236码编码器具有下列相同的卡诺图 负逻辑1236码优先编码器具有分别输入数据1、2、3和6的四个输入端，数据0为隐含输入以及三个输出端A、B、C。它由7只非门F1～F7，1只与或非门YhF和1只或非门hF组成。输入数据1、2、3和6的输入端分别是非门F1～F4的输入端，输出端A、B和C分别是与或非门YhF、或非门hF以及非门F7的输出端。非门F1的输出接至与或非门YhF的第一个与门单元的一个输入端，非门F2的输出一路经非门F5接至与或非门YhF的第一个与门单元的另一个输入端，另一路接至或非门hF的一个输入端，非门F3的输出一路接至与或非门YhF的第二个与门单元的一个输入端，另一路接至或非门hF的另一个输入端，非门F4的输出一路经非门F6接至与或非门YhF的第一个与门单元的第三个输入端和第二个与门单元的另一个输入端，另一路既接至或非门hF的第三个输入端，也接至非门F7的输入端。负逻辑优先编码器设计成负逻辑关系，即以低电位代表1、高电位代表0，输入输出以低电平有效。其逻辑函数如下 根据逻辑电路和逻辑函数，可以列出负逻辑1236码优先编码器的功能表如下 Φ表示输入任意值(下同)。若数据输入端无信号输入，即1、2、3、6端都为高电平1，此时A＝B＝C＝1，也就是输出111，即为负逻辑二进制的0;若6输入端为低电平0，不论其它输入端为何值，此时，C＝B＝0，A＝1，也就是输出001，即为负逻辑二进制的6;若3输入端为低电平0，除要求6输入端取值为1外，其它输入端可任意取值，此时，C＝1，B＝A＝0，即为负逻辑二进制的3;同理可得表中其它值。其中要求高值规定取值，低值任意取值，而不影响输出结果。这就是该优先编码器的优先编码功能。正逻辑1236码优先编码器，具有分别输入数据1、2、3和6四个输入端，数据0为隐函输入以及三个输出端A、B、C。它由2只非门F1′和F2′、一只或门h，一只与或门Yh和一只延时器YS组成。输入数据1的输入端为与或门Yh的第一个与门单元的一个输入端，输入数据2的输入端一路经非门F1′接至与或门Yh的第一个与门单元的另一个输入端，另一路接至或门h的一个输入端，输入数据3的输入端一路接至或门h的另一个输入端，另一路接至与或门Yh的第二个与门单元的一个输入端，输入数据6的输入端一路接至延时器YS，也接至或门h的第三个输入端，另一路经非门F2′接至与或门Yh的第二个与门单元的另一个输入端，也接至与或门Yh的第一个与门单元的第三个输入端，输出端A、B和C分别是与或门Yh、或门h和延时器YS的输出端。正逻辑优先编码器设计成正逻辑关系，即高电位代表1、低电位代表0，输入输出以高电平有效。其逻辑函数如下A = 1·2·6·6·3＝6(1·2·3)B＝2+3+6C＝6根据逻辑电路和逻辑函数，可以列出正逻辑1236码优先编码器的功能表如下 若数据输入端无信号输入，即1、2、3、6端都为低电平0，此时A＝B＝C＝0，也就是输出000，即为二进制的0;若6输入端为高电平1，不论其它输入端为何值，此时，C＝B＝1，A＝0，也就是输出110，即为二进制的6;若3输入端为高电平1，除要求6输入端取值为0外，其它输入端可任意取值，此时C＝0，B＝A＝1，也就是输出011，即为二进制3，同理可得表中其它值。其中要求高值规定取值，低值任意取值，而不影响输出结果。这就是该优先编码器的优先编码功能。负逻辑1236码非优先编码器，具有分别输入数据1、2、3和6四个输入端，数据0为隐含输入以及三个输出端A、B、C。它由5只非门F1″～F5″和2只或非门hF1、hF2组成。输入数据1、2、3和6的输入端分别是非门F1″～F4″的输入端，输出端A、B和C分别是或非门hF1、hF2和非门F5″的输出端。非门F1″输出接至或非门hF1的一个输入端，非门F2″输出接至或非门hF2的一个输入端，非门F3″的输出一路接至或非门hF2的另一个输入端，另一路接至或非门hF1的另一个输入端，非门F4″输出一路接至非门F5″的输入端，另一路接至或非门hF2的第三个输入端。负逻辑1236码非优先编码器设计成负逻辑关系，即以低电位代表1，高电位代表0，输入输出以低电平有效。其逻辑函数如下 根据逻辑电路和逻辑函数，可以列出负逻辑1236码非优先编码器的功能表如下 若数据输入端无信号输入，即1、2、3、6端都为高电平1，此时A＝B＝C＝1，也就是输出111，即为负逻辑二进制的0;若6输入端为低电平0，要求其它输入端为高电平1，此时，C＝B＝0，A＝1，也就是输出001，即为负逻辑二进制的6;若3输入端为低电平0，要求其它输入端为高电平1，此时C＝1，B＝A＝0，输出100，即为负逻辑二进制的3;同理可得表中其它值。由于该编码器没有优先编码功能，当输入数据的输入端为低电平0时，其它输入端必须为高电平1，否则输出结果就会发生错误。正逻辑1236码非优先编码器，具有分别输入数据1、2、3和6四个输入端，数据0为隐函输入以及三个输出端A、B、C。它由2只或门h1、h2和一只延时器YS′组成。输入数据1的输入端为或门h1的一个输入端，输入数据2的输入端为或门h2的一个输入端，输入数据3的输入端一路接至或门h1的另一个输入端，另一路接至或门h2的另一个输入端，输入数据6的输入端一路接至或门h2的第三个输入端，另一路接至延时本文档来自技高网...

【技术保护点】
一种１２３６码组合数据信息输入方穲，其特征是基于１２３６数据组合法则，该法则是在１、２、３和６数据中至多选取两个数据进行加法运算，以组合成９以下的各个正整数，１、２、３和６由其中一个数据输入，４由１和３相加输入，５由２和３相加输入，７由１和６相加输入，８由２和６相加输入，９由３和６相加输入，０为隐含输入，输入方法是填涂相应的１２３６码组合数据输入信息卡，再由光电扫描阅读器读入。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐杰，
申请(专利权)人：徐杰，
类型：发明
国别省市：36[中国|江西]