应用虚拟四点内插法之电路结构及系统架构技术方案

本发明专利技术为一数据处理模组，由四取样输入数据产生一内插输出。此数据处理模组包括一输入装置，即一存储模组，用以接收四取样输入数据；此数据处理模组更包括一虚拟四点内插法（ＰＦＰＩ）模组，用来接收比值Ｐ并依据如方程式（６）的虚拟四点内插演算法产生一内插输出。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数字信号和影像数据处理的线路架构及方法。更为详细地描述则是，本专利技术专利技术是以虚拟四点内插法应用于数字信号和影像数据处理的电路架构，系统架构及方法。当对于更高品质的影音展示或高传真的音质收录和播放的需求逐渐增高，诸如此类的系统表现层次经常被描述成取样数据的处理是否快速和正确，而取样的方法之一则是内插法。详言之，由于对此类系统的要求为高品质，最初的取样输入变得无法满足其精确性和品质的需要。为提高系统输出的品质，内插法的引用以产生更多的数据点使其介于样本数据之间，乃是一通常性的作法。最常见的应用之一则在于图形展示系统。为放大某一特定的展示区，更多量的展示数据必须即时地以高速高精确的方式产生，如此才能符合影像放大区的需要，并使其无扭曲变形的情形发生。附图说明图1表示传统的内插法架构，在此，典型的两点线性内插演算法被引用。为求得一内插点介于取样数据fi-1和fi之间，我们假设存在一个一次线性函数于此二取样数据中，即fi-1和fi之中。基于此一简易假设，则fi-1和fi间必以一直线相连。而新的内插样点f便可藉由所提供之f相关位置做计算而得。大致上，f之相关位置是从点f至fi-1和点fi至fi-1的距离比求得。传统的内插法技术有两项缺点。第一便是，简易地假设两取样点间为一次线性函数通常无法充分的满足其正确性。尤其在两取样点间有着较大变化时，此一问题将更为显著。例如在一影像展示范围内，位于展示主题边缘的二个像素点之亮度通常有着快速且非线性的变化。而当一旦对影像主题的边缘须要做急速的放大和缩小时，传统的简易模型已不敷提供高品质的解像力。第二点是基于正确性的受限制，因此传统的两点插技术并非一定能满足现代影像处理设备时常需要的高品质影像放大缩小。当影像中一标注小区域被放大或缩小额外的影像数据像素点必须被计算出并加入展示。这些处理须即时完成。而影像放大缩小的品质经常受制于内插法所得的像素点有着较为可观的失真。尤其是当放大缩小的运算动作于一原始影像的相邻像素点间有大幅度的数据变异时，影像展示可能变得扭曲，变形。传统影像系统引用的失真性内插法计算所产生的不悦视觉效果是导致影像系统中放大缩小函数被贬值之要因。为提高内插法的精确度，各式各样的技术被一一提出。更多的取样点数据亦被用于求得内插点的计算。这些技术通常须要使用到二次或更高次的函数来近似于多个样本点和预期内插点之间关连性。然而因为求解这些高次函数牵涉到更为复杂的计算，其处理速度也明显的降低。因此，尽管这些藉着解高次方程式而使用较多样本点的技术能够提供较高精确度及较佳品质的内插结果，其较缓慢的处理速度亦常成为其最大的限制。因此这类技术的使用仍然十分有限。所以对于提高数字信号处理之内插技术依然存在着需要。尤其在音声、视觉、或其它多媒体应用领域里，由于取样数据的内插技术经常被使用，因此能提供精确的内插数据并满足快速处理需求之内插技术更显得重要。而能够有效率的高速运作却不需复杂演算法的内插处理才是我们的需要。更为有利者，则是此一内插技术可被应用于模组化电路架构上，使其操作能够简便且经济。本专利技术之目的是在于提供一模组化电路结构及系统，应用虚拟四点内插演算法以解决以上所述的现有技术所遭遇之困难。特别是本专利技术另一目的在于提供一种为应用虚拟四点内插演算法之模组化电路结构及系统架构，以提高内插法的精确度。又本专利技术的应用虚拟四点内插演算法的模组化电路结构及系统架构，完成了明显提高利用四样本点内插的精确度却无损其运作速度的目的。再者此专利技术的应用虚拟四点内插演算法之模组化电路结构及系统架构使得虚拟四点内插法技术能够简便且经济地实现出，此为本专利技术又另一目的。简言之，在具体化上，本专利技术它包括了一个能从四个取样输入数据，产生内插结果的数据处理模组。此一数据处理模组包含了一输入装置，一个存储器模组，用来接收四个取样数据输入。又此一数据处理模组更进一步含括一虚拟四点内插模组，用来接收比值P并藉着使用下述的方程式(6)产生内插的结果。本专利技术有一优点在于它提供了，应用虚拟四点内插演算法的模组化电路和系统架构，使得以上所述的现有技术遭遇到的困难得以解决。特别是，本专利技术的优点在于它提供的应用虚拟四点内插演算法的模组化电路和系统架构，使得内插法的精确度可大幅地提高。关于本专利技术的另一优点是应用虚拟四点内插演算法的模组化电路和系统架构，藉着使用四个取样数据而明显地提高了内插法的精确度却无损于处理速度。再者本专利技术尚有另一优点是应用虚拟四点内插演算法的模组化电路和系统架构，使得虚拟四点内插法技术能够简便且经济地实现出来。以下配合附图对本专利技术的实施例作详细描述。图1是表示现有的放大缩小技术所用内插法的运作方式的概要图；图2是表示根据本专利技术之内插法的运作方式的概要图3A和3B比较现有的内插法和本专利技术之内插法，他们彼此的精确度；图4为一框图描述依据本专利技术所包括的数据处理模组在作内插运算时的作用程序；图5为一概要的框图，表示一数据处理系统执行本专利技术的内插法运作；图6是一逻辑电路图表示程式化逻辑阵列如何执行(P2－P)/4之运算；图7是一影像放大缩小系统引用了本专利技术的内插法模组。为了完全地描述本专利技术虚拟四点内插法(PFPI)，请先参考图2，在此显示四样本点分别取自函数f(x)。此四样本点分别以fi-2，fi-1，fi及fi+1表示。而介于fi-1和fi之间的函数f(x)值是知的。因此我们做一假设介于fi-1和fi之间的函数f(x)为一连续函数。假定此刻要以内插法求一内插样本点，f介于fi-1和fi，之间，而以下的计算便是虚拟四点内插法所采用的方法。首先利用前三个样本点，意即，fi-2，fi-1和fi，计算出第一个内插样点fa。fa＝fi(P2＋P)/2＋fi-1(1－P2)＋fi-2(P2－P)/2(2)在此P是点f至fi-1和点fi-1至fi沿X座标轴的距离比，意即，P＝/ (3)相似地，另一内插样点fb可从后三个样本值，意即，fi-1，fi和fi+1计算求得。fb＝fi+1(P2－P)/2＋fi(2P－P2)＋fi-1 (4)然后新的内插样本点f的值，可由计算fa和fb的平均值而得，意即，f＝(fa＋tb)/2 (5)亦可表示成f＝fi+1(P2－P)/4＋fi＋fi-1＋fi-1(P2－P)/4 (6)此内插法的精确度明显地超越早期使用的二点内插法技术。图3比较内插后的结果相对应于两点内插法(图3A)和本专利技术之虚拟四点内插法(图3B)间的差异。而频率声应在此表示成正规化频率函数依据着不同的P值。频率响应在此表示成正规化频率函数依据着不同的P值。频率响应的下降率表示可能发生的内插错误。在此，图3B引用本专利技术PFPI技术可能发生的内插错误远小于图3A现有的两点内插法技术(如图1所示)。参照图4，其中展示一简易框图有关于内插法线路100。而影像数据的接收和存储则在存储模组105内进行。为实施虚拟四点内插法，四样本数据fi-2，fi-1，fi和fi+1被虚拟四点内插法模组110接收。虚拟四点内插法模组110亦接收一由方程式(3)计算而得的P值。接着虚拟四点内插法模组执行内插法功能藉由方程式(6)来产生一内插值f。图5表示依据方程式(6)执行虚拟四点内插法的具体架构。虚拟四点内插法模组110包含了大本文档来自技高网...

【技术保护点】
一种由四取样输入数据中产生一内插输出的数据处理模组，其特征在于包含： 一输入装置，其用以接收该四个取样输入数据；及 一虚拟四点内插法（ＰＦＰＩ）模组，用以接收比值Ｐ并利用方程式（６）产生该内插输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄国昇，赵奕禄，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]