信号处理器包括第一数据处理单元，处理单元包括通过算术或逻辑操作对数据进行处理的处理装置和具有该信号处理器的无线收发两用机。为增加计算速度，特别是增加计算相关函数，或交叉相关函数或用ＦＩＲ滤波器的数字滤波器的速度，提供与第一数据处理单元（４）并联的至少一其它数据处理单元（５），单元（５）包括通过算术或逻辑操作对从加到第一数据处理单元（４）的数据中推演出的数据进行处理的处理装置（１７，１８，１９）。（*该技术在2014年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及第一信号处理器，该信号处理器包括一数据处理单元，处理单元包括通过算术或逻辑运算对数据进行处理的处理装置，本专利技术同样涉及包含有信号处理器的无线电收发两用机，该信号处理器包含带有处理装置的数据处理单元通过算术或逻辑操作进行处理数据。供车辆使用的无线电收发两用机能执行复杂的算法以实时处理语音，一般而言为该目的使用信号处理器，另一种可能的技术方案是使用为该应用专门发展的特殊芯片，信号处理器应用的其它领域是例如音频，视频，医学和自动化技术。从由M.Kappelan和H.Mucke。发表的无线电杂志16/1993，页66至69，题目为“数字信号处理器的第一部分完成特别要求的处理器”可以知道由已公开段落所定义的信号处理器类型，该处理器包括一个数据处理单元，该单元通过两个数据总线耦连到两个数据存储器。寻址单元通过两个地址总线对存储在数据存储器内的数据进行寻址，通过两个数据总线该寻址的数据加到数据处理单元。数据处理单元是由在输入侧的乘法器，加法器和累加器组成的。作为乘法器可以从两个数据总线同时接收要相乘的数据，在一个指令周期内数据可以一块相乘和相加。一些信号处理器具有数据处理单元，该单元能够在一个指令周期内乘以两个被接收的数据，并且能够对所获得的积与先前累加器的内容加以求和，能够用该和重写累加器的内容。在另一处理器中，仅能使用缓冲的前一指令周期乘积的结果进行相加。由于额外的缓冲器，初始化这样信号处理器的数据处理单元需要附加的指令周期，数据处理单元通过管道处理方法对数据进行处理，在该方法中所接收的数据在不同的阶段，即不同的指令周期内加以处理。为此目地，两级管道处理的数据处理单元具有两个接收寄存器和一个输出寄存器的累加器，在特定的信号处理器内附加的缓冲存储器是必要的并将在以后加以解释，这样就形成了三级管道处理。计算两个数据矢量的积和或标量积是这类信号处理器的典型应用，例如，当计算自相关函数和交叉相关函数时，或用FIR滤波器处理数字信号的时候，当算法需要很多的计算时间而又要实时执行的情况下，例如，在数字移动式收音机中，现有技术的信号处理器的计算速度不能满足要求，通过并行连接另一个数据处理单元而该另一单元通过附加的数据总线获得数据的方法提高计算速度需要很多电路和费用。因此，本专利技术的目的是提供一信号处理器，仅需增加很少的电路和费用就可以增加它的计算速度。在开头那段内所定义的那类信号处理器中该目标是如此完成的，其中至少一个与第一数据处理单元并联操作的第二处理单元包括一个处理装置，该装置处理从加到第一处理单元的数据中推演出来的处理数据。和仅具有一个信号处理单元的信号处理器相比较，该信号处理器对所有下述情况都具有增加的计算速度，这里加到第一数据处理单元的数据，或第一数据处理单元对这些施加的数据加以推演而获得的中间值和输出值均被至少与第一数据处理单元相并联的另一个数据处理单元加以求值。为此目的，每一其它的以该方式操作的数据处理单元耦连到第一数据处理单元，进而，通过至少另一数据处理单元把第三个数据处理单元耦连到第一数据处理单元这具有特别的优点，在该情况下，输入值，即加到第一数据处理单元的数据，第一处理单元的中间值和输出值分别地被转送到第二数据处理单元，第二处理单元的输入数据，中间值或输出值被转送到第三数据处理单元。可将第二数据处理单元或第三数据处理单元的输入，中间值或输出值加到第四个数据处理单元。以这样的方式就可以连接任意数目的相互并联操作的其它数据处理单元。除了把数据提供给第一数据处理单元的数据总线之外这样的信号处理器不需要进一步的数据总线。附加的电路实质上限于获得其它的数据处理单元。和实现附加数据总线相比较，特别是获得一信号处理器而增加的所需芯片的表面是小的。在数据处理单元所执行的算术运算是乘除法和加减法，而逻辑运算的例子是与，非，或，或异-或组合。在本专利技术所提供的实施例中，在同一个或另一个指令周期中，加到第一个数据处理单元的处理装置的数据也被加到至少另一个数据处理单元的处理装置中。在许多情况下数据处理单元使用其分量等于要被处理的数据的矢量去计算结果，在其数目对应那个特定数据矢量的分量的若干指令周期内可以确定各个结果。如果用第一数据处理单元对一个数据矢量进行处理以确定一个结果，那末该矢量的分量仅部分地需要以确定进一步的结果，和如果在特定诸数据矢量中相同数据的位置变化了，使用诸处理单元在不同的指令周期内处理相同的数据才有意义，以便用不同的数据处理单元可以同时进行求结果的计算。如有必要，随时间移位数据可以简单地通过缓冲数据加以实现。在本专利技术提供的实施例中，第一数据总线耦连到第一和至少另一数据处理单元的数据处理装置，其中，第二数据总线耦连到第一数据处理单元的数据处理装置，并通过安排在每一个其它数据处理单元的诸存储器装置耦连到每一个其它数据处理单元的数据处理装置以缓冲数据；和其中，如果存在着多个其它数据处理单元的话，所有的存储器装置串联连接。许多信号处理器包括两个数据总线和一个信号处理单元。使用数据总线能同时地把数据传送到安放在处理单元内的乘法器，该乘法器能在一个指令周期内求出两个数据的积。本专利技术优先应用于这些信号处理器，并且由此增加了计算速度而无需其它的数据总线。信号处理器的扩展局限于在这样信号处理器的芯片上再增加至少另一个信号处理单元，这在技术上是简单的。在实施例中所描述的第一数据总线把数据提供给第一和至少另外一个数据处理单元，这些处理单元通过在为此而设置的处理装置对数据进行同时的处理。第二数据总线把数据加到第一数据处理单元的数据处理装置，和通过缓冲数据的存储装置送到每一个另外数据处理单元的处理装置。如果提供多于一个的另外数据处理单元，所有的存储器装置均串联连接以缓冲数据，以这样的方式由第二数据总线传送的数据随着时间移位，即在不同的指令周期内由诸数据处理单元加以处理。计算自相关函数，交叉相关函数和用FIR滤波器的数字滤波可以作为这些信号处理器的典型应用，对于这些应用从数据矢量中形成标量积是必要的，数据处理单元在此用来从所提供的数据形成乘积和对乘积进行求和。为了确保这些函数的适当运算，最好是在数据处理单元内用来处理数据的诸处理装置的各在输入侧设置一乘法器，乘法器的输出耦合到算术/逻辑单元的第一输入，算述/逻辑单元的第二输入端耦联到累加器输出端和输出端耦合到累加器的输入。在输入端接收的数据首先由乘法器进行乘的运算和然后在算术/逻辑单元和累加器的协助下一块进行加法运算，在本情况下使用算术/逻辑单元作为加法器，为了不把信号处理器局限为这里所描述的，即乘积求和的功能，也把其它的算术或逻辑功能提供给第一数据处理单元的算术/逻辑单元。为了限制实现信号处理器的电路成本，每一个其它数据处理单元的算术/逻辑单元最好被安排为加法器/减法器。该简化的实施例对于计算标量积的典型应用是足够了，仅对第一数据处理单元的算术逻辑单元提供多种算术的或逻辑的运算，这样可以对信号处理器进行编程和使其使用通用化。专利技术的实施例将参照附图加以解释。附图说明图1.示出了信号处理器的方框图，图2示出了图1信号处理器的部分，和图3示出了具有图1和2给出的信号处理器的数字无线电话的电路框图。图1的信号处理器具有多个功能单元耦联到其上面的总线系统1。总线系统具本文档来自技高网...
【技术保护点】
包括第一数据处理单元（４）的信号处理器，该第一数据处理单元包括通过算术或逻辑运算对数据进行处理的处理装置（１３，１４，１５），其特征是，与第一数据处理单元（４）并联操作的至少一第二数据处理单元（５）包括对从加到第一数据处理单元（４）的那些数据推演的数据进行处理的处理装置（１７，１８，１９）。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：D洛伦兹，H包尔，R迪埃什，K赫尔伟格，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。